PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-210798

(43)Date of publication of application: 03.08.2001

nedaksi tiberaksi agas ini orga di kasusa akaambupkan bayak pomoni yi ki yan, asab aga ani adabbayan di kababayan digebib yi ki di

(51)Int.CI.

H01L 27/105 H01L 27/10 H01L 27/108 H01L 21/8242

(21)Application number: 2000-389336 (71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

21.12.2000

(72)Inventor: SUMMERFELT SCOTT R

STEVEN R GILBERT

COLOMBO LUIGI THEODORE S MOYES

(30)Priority

Priority number: 1999 171711

Priority date : 22.12.1999


Priority country: US

(54) USE OF INSULATING AND CONDUCTIVE BARRIER FOR PROTECTING CAPACITOR STRUCTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a capacitor structure for a semiconductor device which does not degrade by hydrogen or contamination.

SOLUTION: A capacitor structure (125 of figure 1) comprises a lower electrode (124 of Fig. 1) provided with a side surface and an upper front surface, a capacitor dielectric (126 of Fig. 1) which, comprising an upper front surface and a side surface, is provided on the upper front surface of the lower electrode having such electric characteristics as to degrade by hydrogen, provided with upper electrodes (128 and 130 of Fig. 1) which comprise an upper front surface and side surface and provided on the capacitor dielectrics, a silicon nitride layer (120 of Fig. 1) provided on the side surface of capacitor dielectrics, and an aluminum oxide layer (118 of Fig. 1) provided between the side surface of capacitor dielectrics and silicon nitride layer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-210798 (P2001-210798A)

(43)公開日 平成13年8月3日(2001.8.3)

(51) Int.Cl.7		識別記号	FΙ			テーマニ	ト・ (参考)
HOIL	27/105		H01L 27	/10	461		
	27/10	461			444E	3	
	27/108				6212		
	21/8242				6210		
					651		
			審查請求	未蘭求	請求項の数1	OL	(全 28 頁)

(21)出願番号	特顧2000-389336(P2000-389336)	(71)出顧人	590000879
(22)出顧日	平成12年12月21日 (2000. 12.21)		テキサス インスツルメンツ インコーポ レイテツド
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	171711 平成11年12月22日 (1999. 12. 22)	999. 12. 22) (72) 発明者	7 71 7 77 7 7 277
(33) 實力權主派国	米国(US) ·	(74)代理人	アメリカ合衆国 カリフォルニア、クバー チノ、パロ ピスタ ロード 10394 100066692 弁理士 浅村 皓 (外3名)


最終頁に続く

(54) 【発明の名称】 コンデンサ構造の保護のための絶縁性と導電性の障壁の使用

(57)【要約】

【課題】 水素や汚染で劣化しない半導体デバイスのコンデンサ構造を提供する。

【解決手段】 コンデンサ構造(図1の125)は側面と上表面とをそなえた下電極(図1の124)と、上表面と側面とをそなえ、前記下電極の前記上表面の上に配置されたコンデンサ誘電体であって、水素により劣化する電気的特性をそなえるコンデンサ誘電体(図1の126)と、上表面と側面とをそなえ、前記コンデンサ誘電体の上に配置された上電極(図1の128および130)と、前記コンデンサ誘電体の前記側面の上に配置された窒化シリコン層(図1の120)と、前記コンデンサ誘電体の前記側面と前記窒化シリコン層との間に配置された酸化アルミニウム層(図1の118)とを含む。



【特許請求の範囲】

【請求項1】 コンデンサ構造であって、

側面と上表面とをそなえた下電極と、

上表面と側面とをそなえ、前記下電極の前記上表面の上 に配置されたコンデンサ誘電体であって、水素により劣 化する電気的特性をそなえるコンデンサ誘電体と、

上表面と側面とをそなえ、前記コンデンサ誘電体の上に 配置された上電極と、

前記コンデンサ誘電体の前記側面の上に配置された窒化 シリコン層と、

前記コンデンサ誘電体の前記側面と前記窒化シリコン層 との間に配置された酸化アルミニウム層とを具備するコ ンデンサ構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体デバイスの製 造と処理に関するものであり、更に詳しくは強誘電体、 高誘電率の一方または両方のメモリデバイスの製造方法 に関するものである。

[0002]

【従来の技術】半導体デバイスの製造産業とエレクトロ ニクス産業には今日、いくつかの傾向が存在する。デバ イスは絶えず、ますます小さくなり、消費電力がますま す少なくなりつつある。非常に小さい携帯形であるため に、小さな電池を唯一の電源とするパーソナル装置の製 造が増加しつつあることが、その理由である。たとえ ば、セルラー電話、パーソナル演算装置、およびパーソ*

*ナル音声システムが消費者市場で需要の大きな装置であ る。より小さく、より携帯に便利である上に、パーソナ ル装置はより高い演算能力とオンチップメモリを必要と しつつある。これらの傾向のすべてを考慮に入れて、当 業界では、メモリと論理機能を同一の半導体チップ上に 集積した演算装置を提供することが求められている。電 池が切れた場合にメモリの内容が保持されるようにこの メモリが構成されることが好ましい。電力が継続して印 加されない間、その内容を保持するこのようなメモリデ 10 バイスは不揮発性メモリと呼ばれる。従来の不揮発性メ モリの例としてはたとえば、電気的消去再書込み可能な 読出しメモリ(EEPROM:electricall y erasable programmable r ead only memory), フラッシュEEP ROMがある。

【0003】強誘電体メモリ (FeRAM) は、下電極 と上電極との間に配置されるコンデンサ誘電体として、 ストロンチウム・ビスマス・タンタル酸(SBT)また はジルコニウム酸・チタン酸鉛のような強誘電体材料を 20 利用する不揮発性メモリである。FeRAMに対して読 出し動作と書込み動作の両方が行われる。メモリのサイ ズとメモリのアーキテクチャがFeRAMの読出しと書 込みのアクセス時間に影響を及ぼす。表1は異なるメモ リ型の間の相違を示す。

[0004]

【表1】

表 1

性質	SRAM	フラッシュ	DRAM	FeRAM
				(Demo)
電圧	>0.5V	読出し>0.5V	>1V	3.3V
		書込み(12V)		
	ļ	(±6V)		
特殊トランジスタ	NO	YES	YES	МО
		(高電圧)	(低漏洩)	
書込み時間	<10 ns	100 ms	<30 ns	60 ns
書込み耐久性	>1015	<105	>1015	>1013
読出し時間	<10 ns	<30 ns	<30 ns / < 2 ns	60 ns
(シング'ル/マルチピット)				
統出し耐久性	>1015	>1015	>1015	>1013
埋込みのために	0	-6-8	~6-8	~3
付加されたマスク				
セルサイズ(F~金属	~80 F²	~8 F²	-8 F²	- 18 F ²
ピッ <i>チ</i> /2)				
アーキテクチャ	NDRO	NDRO	DRO	DRO
不揮発性	NO	YES	NO	YES
記憶	1	Q	Q	P

【0005】FeRAMの不揮発性は、強誘電体のメモ リセルの双安定特性によるものである。二つの型のメモ リセルが使用される。シングルコンデンサのメモリセル 50 サのメモリセルはシリコンの所要面積が少ない(したが

とデュアルコンデンサのメモリセルである。(1 T/1 Cまたは1 Cメモリセルと呼ばれる) シングルコンデン

20

って、メモリアレーの電位密度が大きい)が、雑音およ びプロセスの変動の影響を受けにくい。更に、10セル は、記憶されたメモリ状態を判定するための電圧基準を

必要とする。(2T/2Cまたは2Cメモリセルと呼ば れる)デュアルコンデンサのメモリセルはより大きなシ リコン面積を必要とし、記憶された情報の差動サンプリ ングを可能とする相補信号を記憶する。20メモリセル は1Cメモリセルより安定である。

3

【0006】1T/1CのFeRAMセルには、一つの トランジスタと一つの記憶コンデンサがある。記憶コン デンサの下電極はトランジスタのドレインに接続され る。1 T/1 Cのセルの読出しは、トランジスタのゲー ト(ワードライン)に信号を印加し、それによりコンデ ンサの下電極をトランジスタのソース (ビットライン) に接続することにより行われる。次に、パルス信号が上 電極コンタクト(プレートラインまたはドライブライ ン)に印加される。したがって、トランジスタのピット ライン上の電位はコンデンサの電荷をビットラインのキ ャパシタンスで割ったものである。コンデンサの電荷は 強誘電体材料の双安定分極状態によって左右されるの で、ビットラインの電位は二つの異なる値をそなえるこ とができる。センスアンプはビットラインに接続され、 1または0の論理値に対応する電圧を検出する。しばし ば、センスアンプの基準電圧は、読出されていない、も う一つのビットラインに接続された強誘電体または非強 誘電体のコンデンサの電圧である。このようにして、メ モリセルのデータが検索される。

【0007】強誘電体メモリの特徴は、読出し動作が用 途によっては破壊的であるということである。メモリセ ル内のデータは、読出し動作が完了した後、メモリセル 30 に書き戻されなければならない。強誘電体の分極がスイ ッチングされた場合には、読出し動作は破壊的であり、 センスアンプはセルから読出されたばかりのビットとし て正しい分極値を(そのセルに)再書込みしなければな らない。これは DRAMの動作に類似している。ドライ プラインの電圧が充分に小さくて強誘電体をスイッチン グしない場合には、読出し動作は破壊的でない。一般 に、非破壊読出しは破壊読出しよりずっと大きなコンデ ンサを必要とし、したがって、より大きなセルサイズを 必要とする。

【0008】メモリアレー内の2T/2Cメモリセルは ビットラインとビットラインの逆 (ビットラインバー) に結合される。これは他の多くのメモリ型(たとえば、 スタティックランダムアクセスメモリ) にも当てはま る。メモリブロックのメモリセルはメモリ行とメモリ列 に形成される。デュアルコンデンサの強誘電体メモリセ ルは二つのトランジスタと二つの強誘電体コンデンサを 含む。第一のトランジスタはビットラインと第一のコン デンサとの間を結合する。第二のトランジスタはピット

および第二のコンデンサは共通の端子またはプレートを そなえており、これにコンデンサを分極するための信号 が印加される。

【0009】 書込み動作では、デュアルコンデンサの強 誘電体メモリセルの第一および第二のトランジスタは、 メモリに記憶すべき論理状態に対応するビットラインと ビットラインバーライン上の相補論理レベルにコンデン サを結合することが許される。書込み動作の間にコンデ ンサの共通端子にパルスを印加することにより、デュア ルコンデンサのメモリセルは二つの論理状態の一方に分 極される。

【0010】読出し動作では、デュアルコンデンサのメ モリセルの第一および第二のトランジスタは、第一およ び第二のコンデンサに記憶された情報をビットラインと ビットラインバーラインに結合することが許される。デ ュアルコンデンサのメモリセルによりビットラインとビ ットラインバーラインの間に差信号が発生される。差信 号はセンスアンプによって検知され、センスアンプはメ モリに記憶された論理レベルに対応する信号を供給す

【0011】強誘電体メモリのメモリセルは有限回の読 出し動作と書込み動作に制限され、それを過ぎるとメモ リセルが信頼できなくなる。FeRAMメモリに対して 遂行することができる動作回数はメモリの耐久性として 知られている。耐久性は不揮発性メモリを必要とする多 数の用途で重要な要素である。メモリサイズ、メモリ速 度、電力消費等の他の要素も、強誘電体メモリがメモリ 市場で発展し得るか判定する際に役割を果たす。

[0012]

【発明が解決しようとする課題】基本的に本発明は、ス タンドアロンデバイスまたは他の多くのデバイス型を含 む半導体チップ上に集積されるデバイスであるFeRA Mデバイスの製造に関するものである。いくつかの必要 条件が現在存在しているか、または他のデバイス型との FeRAMの集積のための必要条件となる。このような 必要条件の一つは、FeRAMデバイスを含むこのチッ プを製造するために、チップ上に種々の論理デバイスと アナログデバイスを製造するために使用される従来のフ ロントエンドとバックエンドの処理手法をできる限り多 く利用する。換言すれば、単にFeRAMデバイスをチ ップ上に集積するために、プロセスフローを大きく乱さ ないように(したがって、プロセスのコストと複雑さを 増大しないように)、(I/Oデバイスおよび、もしか するとアナログデバイスの他に)これらの標準論理デバ イスを製造するためのプロセスフローのできる限り多く を利用することが有益である。

【0013】以下の説明は、(化学記号がWであるタン グステンのコンタクトの形成で終わるように定義されて いる)フロントエンドモジュールと(ほとんどがメタラ ラインバーと第二のコンデンサとの間を結合する。第一 50 イゼーションである)バックエンドプロセスモジュール

40

との間に生じるFeRAMプロセスモジュールで強誘電 体コンデンサを作成するという概念に基づいている。F e R A Mプロセスモジュールの他の位置も提案された。 たとえば、メタライゼーションの第一の層(メタル1) の上方にFeRAMプロセスモジュールが配置された場 合には、ピットライン構造上のコンデンサを作成するこ とができ、より大きなコンデンサを作成することができ るという利点がある。このアプローチの一つの欠点は、 メタル1 (チップ上の第一の金属層、これは基板に最も 近い層である)またはローカルインタコネクトが(たと えば、タングステンに対する)FeRAMプロセスの温 度に適合すべきであるか、またはFeRAMプロセスの 温度を下げて標準のメタライゼーション(A1約450 C、低誘電率材料約400C)に適合すべきであるとい うことである。この位置には、商品メモリの目的に対し てはいくつか利点があるが、埋込み形メモリの用途に対 してはコストの欠点がある。

【0014】FeRAMプロセスモジュールに対するもう一つの可能な位置はバックエンドプロセスフローの端の近くである。このアプローチの主要な利点は、FeRAMモジュールの新しい汚染物質(Pb、Bi、Zr、Ir、Ru、またはPt)がより多くの生産工具に入らないようにすることである。第一のFeRAM膜の堆積後に使用される装置がFeRAMデバイス構造の製造専用とされ、したがって、共用されない場合に、この解は最も実用的である。しかし、この解には、標準のメタライゼーション構造(前に示唆した制限)に適合するFeRAMプロセス温度を必要とする欠点がある。更に、FeRAMコンデンサと下にあるトランジスタとの相互接続、およびメタライゼーションの他の要求は最小のFeRAMセルサイズに適合しない。

【0015】他の位置に対する必要条件には同じ心配が 多いが、いくつかの必要条件は異なっている。

【0016】FeRAMプロセスモジュールは、コンデ ンサの下コンタクトとしてタングステンコンタクトを使 用する標準の論理とアナログデバイスのフロントエンド プロセスのフローに適合することが好ましい。ほとんど の論理デバイスが必要とする(タングステンのプラグお よびシリサイド化されたソース/ドレインとゲートを含 む) 低抵抗構造のようなフロントエンド構造に影響を及 40 ぼさないようにFeRAMの熱供給も充分に低くなけれ ばならない。更に、トランジスタ、およびダイオードの ような他のフロントエンドデバイスは汚染に敏感であ る。FeRAMプロセスモジュールからの汚染は、(チ ップ内の拡散のように)直接的なものであっても(共有 装置を介した交差汚染のように) 間接的なものであって も、トランジスタおよびダイオードが劣化しないように 対処するべきである。FeRAMデバイスおよびプロセ スモジュールも標準のバックエンドプロセスフローに適 合すべきである。したがって、FeRAMプロセスモジ 50

ュールは、論理メタライゼーションの抵抗および金属とトランジスタとの間の寄生キャパシタンスの劣化が最小であるべきである。更に、FeRAMデバイスはバックエンドプロセスフローによって劣化すべきでない。修正するにしても最小限であるべきである。これは重大な課題である。強誘電体コンデンサは水素の劣化に敏感であることが示されており、ほとんどの論理バックエンドプロセスフローは多くのプロセスで(たとえば、SIO2とSi3N4の形成、CVDタングステンの堆積、SiO2と下エッチング、およびガス熱処理形成において)水素や重水素を利用するからである。

【0017】FeRAMの商業的な成功によっても、埋 込み形メモリのコストを最小にする必要がある。合計の メモリコストは主としてセルサイズ、周辺比サイズ、歩 留まりの影響、およびメモリに対応する付加プロセスコ ストによって左右される。埋込み形DRAMおよびフラ ッシュのような標準の埋込み形メモリと比べてビット当 たりのコストの利点を得るためには、標準の埋込み形メ モリのテクノロジーで得られるのと同様なFeRAMセ ルサイズをそなえることが望ましい。セルサイズを最小 にするためにこの特許で説明されている方法のいくつか には、プロセスフローをリソグラフィのミスアライメン トに敏感でなくすること、コンデンサをコンタクトの真 上に形成すること、コンデンサのスタックエッチングの ために単一マスクを使用することが含まれる。この特許 で説明されている方法のいくつかでは、付加的なプロセ スコストを削減するために、FeRAMプロセスモジュ ールに対する二つの付加的なマスク、および必要とされ るプロセスの複雑さを少なくするプレーナコンデンサを 必要とすることがある。

【0018】この特許はプレーナコンデンサを使用することに集中するが、ポストまたはカップ構造を使用する三次元コンデンサは、同じ概念とプロセスの多くを使用して製造することができる。より簡単なプロセスを使用し、製造費が少ないので、プレーナ構造について説明する。最小電荷蓄積の配慮で必要とされるプレーナコンデンサの面積がセルサイズを制限するときは、三次元コンデンサが好ましい。この状況では、三次元構成に対応するコンデンサ面積の増強により、プレーナセルサイズをより小さくすることができる。DRAMデバイスは、セル面積を小さくするために長年の間、このアプローチを使用してきた。

[0019]

【課題を解決するための手段】本発明の一実施例はコンデンサ構造であって、側面と上表面とをそなえた下電極と、上表面と側面とをそなえ、前記下電極の前記上表面の上に配置されたコンデンサ誘電体であって、水素により劣化する電気的特性をそなえるコンデンサ誘電体と、上表面と側面とをそなえ、前記コンデンサ誘電体の上に配置された上電極と、前記コンデンサ誘電体の前記側面

.: i

7

の上に配置された窒化シリコン層と、前記コンデンサ誘 電体の前記側面と前記室化シリコン層との間に配置され た酸化アルミニウム層とを具備するコンデンサ構造であ る。好ましくは、前記コンデンサ誘電体はPZTを含 み、前記上電極はイリジウム、酸化イリジウム、または それらのスタックの任意の組合わせを含み、前記下電極 はイリジウム、酸化イリジウム、またはそれらのスタッ クの任意の組合わせを含む。前記酸化アルミニウム層は 前記下電極の前記側面と、前記上電極の前記側面と、前 記コンデンサ誘電体の前記側面の上に配置してもよく、 あるいは前記酸化アルミニウム層は前記下電極の前記側 面と、前記上電極の前記側面と、前記コンデンサ誘電体 の前記側面と接触して配置してもよい。更に、前記酸化 アルミニウム層は前記上電極の前記上表面の上に配置し てもよい。好ましくは、コンデンサは更に前記酸化アル ミニウム層と前記窒化シリコン層との間に配置された第 一の層をも含み、前記第一の層はBOx、AIN、B N、またはそれらのスタックの任意の組合わせを含む。 【0020】同じまたは同等の部分を表すために図を通 じて類似の参照番号が使用される。図は一定の割合で描 かれていない。図は本発明の方法の影響を示すためのも のに過ぎない。

[0021]

【発明の実施の形態】本発明の以下の説明は、チップ上 のディジタル信号プロセッサ、マイクロプロセッサ、ス マートカード、マイクロコンピュータ、マイクロコント ローラ、またはシステムに見出すことができる論理デバ イスおよび他のデバイスとともにFeRAMデバイスを 集積することを中心としているが、本発明を使用してス タンドアロンFeRAMデバイス、または他の多くのデ バイス型をそなえる半導体チップに集積されたFeRA Mデバイスを製造することができる。特に、標準の半導 体メモリと比較して改善された本発明のFeRAMデバ イスの性能によりFeRAMは、低電力と高デバイス集 積度を必要とする任意の手で持つ装置のメモリとなる。 ここに示した図と、図に付随する説明は説明の目的で与 えられたものに過ぎない。本説明に基づいて通常程度の 当業者は、図と以下の説明に示されたデバイスと構造を 製造するための他の構成および方法を理解されるはずで ある。たとえば、浅いトレンチアイソレーション構造 (STI: shallow trench isola tion structures) が示されているが、 (LOCOS領域としても知られている) フィールド酸 化領域またはインプランテーションされた領域のような 任意の従来のアイソレーション構造を使用してもよい。 更に、構造102は好ましくはn型またはp型にドーピ ングされた単結晶シリコン基板であるが、構造102 (図1) は単結晶シリコン基板の上にエピタキシャルシ リコン層を製造することにより形成してもよい。 【0022】図1には二つのデバイスが示されている。

デバイス103は本発明のFeRAMセルの部分的に製造されたバージョンを表す。デバイス105は、任意の高電圧トランジスタ、低電圧トランジスタ、高速論理トランジスタ、I/Oトランジスタ、アナログトランジスタ、もしくはディジタル信号プロセッサ、マイクロコンピュータ、マイクロコントローセッサ、マイクロコンピュータ、マイクロコントローラ、または任意の他の半導体装置に含まれ得る任意の他のデバイスを表す。デバイス103で与えられる特定のセル構造を除いて、デバイス103で利用される構造は(デバイス105がそうであり得る、異なるデバイス型によるトランジスタの生じ得る変動を除けば)デバイス105のデバイス構造と同じであるべきである。

【0023】基本的にはゲート構造106は、(好まし くは、二酸化シリコン、酸化窒化物、窒化シリコン、B ST、PZT、けい酸塩、任意の他の高k材料、または それらの任意の組合わせまたはスタックで構成された) ゲート誘電体、(好ましくは、上部にけい酸塩が形成さ れたp型またはn型にドーピングされた多結晶シリコ ン、またはチタン、タングステン、TiN、タンタル、 TaNのような金属で構成された)ゲート電極、および (好ましくは、酸化物、窒化物、酸化窒化物、またはそ れらの組合わせまたはスタックで構成された) 側壁絶縁 体を含む。一般に、包括的な用語である酸化物、窒化 物、および酸化窒化物は酸化シリコン、窒化シリコン、 および酸化窒化シリコンを指す。「酸化物」という用語 は一般に、ホウ素、リンの一方または両方がドーピング された酸化シリコンのような、ドーピングされた酸化物 を含んでよい。ソース/ドレイン領域108は好ましく は、従来のドーパントおよび処理条件を使用してインプ ランテーションされる。軽度にドーピングされたドレイ ン延長部とポケットインプラントを利用してもよい。更 に、ソース/ドレイン領域108は(好ましくは、チタ ン、コバルト、ニッケル、タングステン、または他の従 来のシリサイド材料で)シリサイド化してもよい。

【0024】誘電体層112が基板全体の上に形成され る。そして形成すべき基板およびゲート構造に対するコ ンタクトのための開口が形成されるように、誘電体層 1 12に対してパターン形成およびエッチングが行われる (図2のステップ202)。これらの開口は一つ以上の 導電性の材料、たとえば(好ましくは、タングステン、 モリブデン、チタン、窒化チタン、窒化タンタル、のよ うな金属、Ti、Ni、またはCoのような金属シリサ イド、銅またはドーピングされたポリシリコンで構成さ れた)プラグ114で充たされる。ライナ/障壁層をプ ラグ114と誘電体112との間に形成してもよい。ラ イナ/障壁層116が図1に示されており、好ましく は、Ti、TiN、TaSiN、Ta、TaN、TiS iN、それらのスタック、または任意の他の従来のライ ナ/障壁材料で構成される。好ましくは、コンタクトが 50 ソース/ドレイン領域のシリサイド化された領域および

ゲート構造の上に乗るように形成される。

【0025】誘電体層112は好ましくは、(ホウ素ま たはリンのような好ましいドーパントでドーピングされ た、またはドーピングされない) SiOzで構成され、 多分、ゲートに隣接した窒化シリコンを含む水素または 重水素の層をそなえる。拡散障壁の堆積後、化学的機械 的研磨のようなプロセスを使用して上にある層のリソグ ラフィを改善するために障壁を平坦にする可能性が高 い。更に、プラナリゼーションプロセスの後に堆積され SAIOx、AIN、Si3N4、TiOz、ZrOz、ま たはTaOxのような、層112の上表面近くに付加さ れた拡散障壁/エッチストップが含まれるかも知れな い。この拡散障壁が特に有用であるのは、ダマスカスプ ロセスを使用してコンタクトに対するビアまたはメタラ イゼーションを作成する場合である。プラグ114の形 成には、この選択的な障壁/エッチストップを介したエ ッチングが必要となる。

【0026】コンタクトの上に位置する金属構造の形成 はバックエンドプロセスの一部と考えられる。特定のF eRAMプロセスモジュールを除けば、バックエンドプ ロセスは半導体産業で標準のバックエンドプロセスであ るべきである。したがって、メタライゼーションはA1 またはCuをベースとしたものである。ダマスカスアプ ローチでCuが好ましくは使用されている間、Alが好 ましくはエッチングされる。しかし、ダマスカスアプロ 一チで形成されるCuとAIをエッチングすることも可 能である。アルミニウムのメタライゼーションは好まし くはCVDタングステンプラグまたはA1プラグをそな えており、エレクトロマイグレーション抵抗を改善する ためにAlは好ましくはCuドーピングされる。Alに 対する金属拡散障壁は好ましくはTiN、TIの一方ま たは両方を含む。銅のメタライゼーションは好ましく は、Ti、TiN、TiSiN、Ta、窒化タンタルと TaSiN拡散障壁の一方または両方をそなえたCuま たはWプラグをそなえる。各レベル間誘電体(ILD: interlevel dielectric)層11 2 (層112、134および160) の間に薄い誘電体 層(図示しない)を形成してもよい。形成される場合に は、この薄い層は好ましくは窒化シリコン、炭化シリコ ン、SiCNO、または酸化シリコン(好ましくは髙密 度プラズマ酸化物)で構成される。更に、レベル間誘電 体層112、134および160は好ましくは、酸化 物、FSG、PSG、BPSG、PETEOS、HDP 酸化物、窒化シリコン、酸化窒化シリコン、炭化シリコ ン、炭化酸化窒化シリコン、低誘電率材料(好ましく は、SiLK、ポーラスSiLK、テフロン(登録商 標)、低 K ポリマー(多分ポーラス)、エーロゲル、キ セロゲル、黒ダイヤ、HSQ、または任意の他のポーラ スガラス材料)、またはそれらの組合わせまたはスタッ

10

ましくは、同じ材料で構成される。好ましくは、プラグ 136と150、および導体144と164は金属材料 (好ましくは、銅、アルミニウム、チタン、TiN、タ ングステン、窒化タングステン、またはそれらの組合わ せまたはスタック)で構成される。障壁/ライナはプラ グとレベル間誘電体層との間に形成してもよい。形成さ れる場合には、(層138と148ならびにライナ14 2、146、162、および166として示されてい る) 障壁/ライナ層は好ましくは、Ti、TiN、窒化 タングステン、Ta、窒化タンタル、任意の従来の障壁 /ライナ層、またはそれらの任意の組合わせまたはスタ ックで構成される。層間誘電体とプラグ材料はFeRA M熱バジェットに適合するべきである。既存のテクノロ ジー(すなわち、WプラグおよびSiOzILDを組込 むテクノロジー)では、FeRAM熱バジェットは約6 00または650Cより小さくなるべきである。低誘電 率(低K)層を含むように I L Dが修正された場合に は、FeRAM熱バジェットは更に減らす必要がある。 したがって、好適な層間誘電体112は600℃を超え る熱バジェットに耐えることができる材料、たとえば、 (ドーピングされるか、ドーピングされないの一方また は両方の)酸化シリコン、窒化シリコン、酸化窒化シリ コン等である。

【0027】FeRAMセル(FeRAMプロセスモジ ュール)を収容するようにレベル127が付加される。 このFeRAMプロセスモジュールにより、強誘電体ま たは高誘電率のコンデンサの作成を容易に付加すること ができ、新しいプロセスモジュールに対する熱バジェッ トは最大になるが、バックエンドプロセスの熱バジェッ トには影響を及ぼさない。特に、このレベルにより、高 密度メモリに適合するビットライン構成の下にコンデン サのあるFeRAMデバイスが可能となる。しかし、平 坦さが必要でなければ、領域105に層127を形成し ないでFeRAMデバイスを形成することが可能であ る。したがって、FeRAM部分103は層127の高 さだけ領域105より高くなる。

【0028】FeRAMコンデンサ125は数個の層で 構成される。コンデンサ誘電体の後続の処理の間、プラ グ114を保護する必要があるか否かに基づいて、導電 性の障壁層122を形成してもよいし、形成しなくても よい。形成された場合、導電性の障壁層122は好まし くは、TiAlN、もしくはTaSiN、TiSiN、 TIN, TaN, HfN, ZrN, HfAIN, Cr N、TaAIN、CrAIN、または任意の他の導電性 の材料を含む他の可能な障壁(その中のいくつかはTi Nと比べて酸化速度が遅い)で構成される。この層の厚 さは好ましくは、(0.18 µmのピアに対して)60 nmのオーダである。将来、ビアのサイズをスケーリン グすることにより、障壁の厚さもスケーリングすること クで構成される。インタコネクトおよび金属ラインは好 50 ができる。これらの障壁層に対する好適堆積手法はAr

30

+N2またはAr+NH3を使用する反応性スパッタ堆積 である。Arはコストおよび性能に基づくスパッタ堆積 または物理的エッチングのために使用される標準不活性 ガスであることに注意すべきである。本明細書に説明さ れているプロセスを通じてこれらの用途に対してΑ Γ の 代わりに他の不活性ガスを使用することが可能である。 使用されるかも知れない他の堆積手法には、化学蒸着 (CVD: chemical vapor depos ition) またはプラズマエンハンスとCVD (PE CVD)を含む。有機金属プレカーソルを使用するとき には特に、窒化物のCVDにより実際には炭化酸化窒化 物が得られ、これも多くの場合受け入れることができ る。好適なWコンタクトの場合、二相拡散障壁を堆積す ることが好ましい。まず、PVDのTiAlN (30n mが好ましい) に続いてCVDのTiN(40nmが好 ましい)が堆積される。更に好適なのはTiAlN(約 60nm)のCVDまたはPECVDの堆積となる。T iAINの中のアルミニウムの好適な比率は約30-6 0%のAlであり、酸化抵抗を改善するためには40-50%がより好適である。より良い拡散障壁(たとえ ば、本発明の実施例の拡散障壁)により一般に、酸素に 安定な下電極材料をより薄くするか、またはより高いプ ロセス温度を使用することができる。

【0029】コンデンサ125の下電極124は、下に あるコンタクト構造と電気的接続をするように障壁層1 22または層112の真上に形成される(ステップ20 6)。好ましくは、下電極は厚さが約25-100nm であり、酸素の中で安定であり、イリジウム、酸化イリ ジウム、Pt、Pd、PdOx、Au、Ru、RuOx、 Rh、RhOx、LaSrCoO3、(Ba, Sr) Ru O3、LaNiO3、またはそれらの任意のスタックまた は組合わせのような貴金属または導電性の酸化物で構成 される。貴金属を使用する電極の場合、コストと集積の 容易さの見地から、できる限り薄い層を使用することは 有益である。PZTコンデンサ誘電体に対する好適な下 電極は、50nmの1r、または好ましくは、30nm のIrOxとIr(Ar)に対するスパッタ堆積、Ir Oxに対する反応性スパッタ堆積の一方または両方によ って堆積される20nmのIrとで構成されるスタック である。より低い強誘電体の堆積温度によって、好適で ある更に薄い電極が可能となるかも知れない。これらの 層に対する好適な堆積手法はスパッタまたは反応性スパ ッタ堆積または化学蒸着である。下電極のストレスを制 御するために、ポスト下電極熱処理は好ましくは、スト レス緩和と、下電極のマイクロ構造/安定性の改善の、 一方または両方のために行われる。代表的な熱処理条件 は酸素または不活性ガス混合物内の400-600℃で 2-10分間である。この熱処理は下電極の形成後の任 意の時点に行ってもよいが、好ましくは、ILD160 の形成の前に行う。

【0030】コンデンサ誘電体は下電極の上に形成され る(ステップ208)。好ましくは、コンデンサ誘電体 126は厚さが150nmより小さく(より好ましく は、厚さが100nmより小さく、最も好ましくは、厚 さが50nmより小さく)、強誘電体材料、たとえば、 Pb(Zr, Ti)O3(PZT-ジルコニウム酸チタ ン酸鉛)、ドナー(Nb, La, Ta)とアクセプタ (Mn, Co, Fe, Ni, Al) の一方または両方を ドーピングしたPZT、SrTiO3、BaTiO3また はCaTiO3をドーピングし、それと合金されたPZ T、タンタル酸ストロンチウム・ビスマス(SBT)と タンタル酸ニオブ酸ストロンチウム・ビスマス(SBN T) のような他の層状ペロブスカイト (perovsk ites)、チタン酸ビスマス、BaTiO3、PbT iO3、またはBi2TiO3で構成される。PZTはコ ンデンサ誘電体に対する最も好ましい選択である。PZ Tは前記材料の最高の分極と最低の処理温度をそなえて いるからである。更に、良好な強誘電体のスイッチング 特性(大きなスイッチングされた分極と比較的長方形に 見えるヒステリシスループ)を得るために、好適な Z r /Tiの組成はそれぞれ約20/80である。その代わ りに、コンデンサ特性の一様さを最大にするために、約 65/35のZr/Tiの組成が好適であることもあ る。すべての状況で、約0.05から1%のドナードー パントでドナードーピングされたPZTとすることが好 適である。ドナードーパントは、点欠陥の集中の制御を 助けることによりPZTの信頼度を改善する。これらの 誘電体に対する好適な堆積手法は金属有機化学蒸着(M OCVD: metal organic chemic al vapor deposition) である。 M OCVDは特に薄膜(すなわち、厚さが100nmより 小さい膜)の場合に好適である。薄いPZTは、集積を より簡単にする(エッチングすべき材料を少なくす る)、より安価にする(堆積すべき材料を少なく、した がって、プレカーソルを少なくする)上で極めて有利で あり、より低い電圧の動作(一ほぼ同じ抗電界に対す る、より低い抗電圧)を可能とする。コンデンサ誘電体 は結晶/多結晶状態で堆積することができるか、または 低温で非晶質フェーズで堆積した後、堆積後熱処理を使 用して晶化させられる。これは通常、Bi強誘電体膜に 対して行われる。堆積後晶化熱処理は堆積直後に、もし くは電極堆積またはコンデンサエッチング後熱処理のよ うな後のプロセスステップ後に行うことができる。好適 なMOCVDのPZTアプローチにより、好ましくは、 450-6000の間(より好ましくは、500と55 0 Cの間)の温度で堆積された多結晶膜が得られる。 【0031】コンデンサ誘電体126の上に上電極が形 成される(ステップ210)。本発明のこの実施例で は、上電極は層128および130として示されてい

る。しかし、上電極は1層だけで構成することもでき

13 る。好ましくは、層128は(好ましくは、厚さが10 0 nmより小さいーより好ましくは、厚さが50 nmよ り小さい)酸化イリジウムで構成され、層130は(好 ましくは、厚さが100nmより小さいーより好ましく は、厚さが50nmより小さい) イリジウムで構成され る。特に、多数の反対の状態の書込み/読出し動作によ る劣化 (疲労) を最小にするように、Pbをベースとす る強誘電体は純粋な貴金属ではなくて、IrOx、Ru Ox, RhOx, PdOx, PtOx, AgOx, (Ba, Sr) RuO3、LaSrCoO3、LaNiO3、YB a2 C u3 O7-xのような導電性酸化物の上電極をそなえ ることが有益である。SBTのようなBiを含む強誘電 体の多くはPt、Pd、Au、Ag、Ir、Rh、およ びRuのような貴金属電極を使用することもでき、なお 良好な疲労特性を保持することができる。上電極が酸化 物である場合には、上電極コンタクトと酸化物との間に 低い接触抵抗を維持するために上電極の上に貴金属層を そなえることが有益である。たとえば、IrOxと接触 しているTiN層は後続の熱プロセスの間、絶縁してい るTiOzを形成することが可能である。Pt、Ru、 Pd、または Irのような高価な貴金属を使用する任意 の電極の場合、コストと集積の見地から、できる限り薄 い層を使用することが有利である。PZT電極の場合、 好適な上電極スタックは、PZTコンデンサ誘電体の上 にAr+Oz内の反応性PVDによって堆積された約2 OnmのIrOxの上にAr内のPVDによって堆積さ れた約10nmのIrで構成される。IrOxは、比較 的低いスパッタ電力、したがって、遅い堆積速度(20 nm/分より小さいことが好ましい) で残りのアルゴン と50%と80%との間の02とのガス混合物の中で4 000未満で堆積されることが好ましい。上電極でスト レスを制御するためにハードマスクの堆積の前に上電極 を熱処理することができる。たとえば、熱処理された電 極の応力は引っ張りであるが、スパッタ堆積された電極 は通常、圧縮応力を受ける。

【0032】好ましくは、コンデンサスタック全体に対して一度に、好ましくは、いくつかの層に対して異なるエッチング用試薬を使用して、パターン形成とエッチングを行う(ステップ214)が、後続の層の形成の前に各層または層群をエッチングすることができる。複数の層またはずべての層を同時にエッチングする場合、ハードマスク層 132が好ましくは、スタック上方に形成のは、エッチングプロセスの間その完全性を維持するように充分に厚い材料で構成される。ハードマスクは好ましくは、厚さが約100から500nm(より好ましくは厚さが約100から500nm、最も好ましくは厚さが約100から300nm、最も好ましくは厚さが約100から300nm、最も好ましくは厚さが約100から1000、1000、1000 Nm、1000 Nm 1000 Nm

Ox, Zr, ZrOx, ZrN, Hf, HfN, Hf Ox、酸化シリコン、低k誘電体、またはそれらの任意 のスタックまたは組合わせで構成される。ハードマスク スタックの一例は、50nmのスパッタ堆積されたTi AINまたはTiNの上に300nmのPECVD堆積 されたSiO2である。ハードマスクの厚さは、種々の 材料のエッチングプロセスと相対エッチング速度、エッ チングされた層の厚さ、必要なオーバエッチングの量、 およびすべての層のエッチング後の所望の残りのハード マスクの厚さによって制御される。層が薄いと、ハード マスクは細くなる。ハードマスクはコンデンサスタック のエッチング後に除去してもよいし、除去しなくてもよ い。ハードマスク132が除去されない場合には、導電 性の材料のハードマスクを形成することが好ましい。し かし、非導電性または半導電性の材料を使用してもよい が、上電極への直接接続を行うように、コンデンサの上 電極への相互接続は好ましくは、このハードマスクを介 して形成すべきである。

14

【0033】ハードマスクの輪郭と残りのハードマスクの厚さをより良く制御するために、ハードマスクの堆積は単一の層または異なる材料の複数の層のスタックとしてもよい。窒化金属のハードマスクに対する好適な堆積プロセスはAr+N2ガス混合物を使用するスパッタ堆積である。ハードマスクを含む酸化シリコンに対する好適な堆積プロセスはTEOSOPECVDである。

【0034】コンタクトの形成後、いくつかの異なる堆 **積ステップを説明してきた。すなわち、下拡散障壁、下** 電極、強誘電体、上電極、およびハードマスクである。 これらのプロセスステップで使用されるすべての装置ま たはほぼすべての装置は強誘電体の要素によって汚染さ れる可能性があると考えられる。したがって、これらの 装置は専用と考えられる。ウェーハの裏側には、高くな いにしても、かなりの汚染レベルが生じる可能性が高 い。ハードマスクの堆積後の次のプロセスステップは通 常、リソグラフィである。裏側が汚染したウェーハをこ のツールにより処理することにより、ツールは汚染する ので、このツールにより処理されたクリーンなウェーハ が汚染し、FeRAMの裏側が汚染する。したがって、 リソグラフィ装置を共用できるようにFeRAMウェー ハの裏側を洗浄し、FeRAMのいかなる汚染もなしに クリーンなウェーハをリソグラフィ装置により処理する ことができる。ハードマスクがSiOzのような標準材 料を含む場合には、ハードマスクのこの後の部分の堆積 の前にウェーハの裏側が洗浄されることがあるかも知れ ない。たとえば、ハードマスクがTiAlNの上のSi O2で構成される場合には、TiAlN堆積プロセスの 後でSiOz堆積プロセスの前にウェーハの裏側を洗浄 することが好ましい。これにより、SiOz堆積ツール の汚染が防止され、したがって、これを共用することが 50 できる。この洗浄プロセスは裏側の汚染の要素とそれら

16

の汚染レベルによって左右される。好適なアプローチ(PVD障壁、ハードマスク、下電極、上電極、およびMOCVDのPZT)では、裏側に低レベルのIrがあるが、MOCVDプロセスを採用する連続した膜はエッジ除外をそなえない。したがって、この型のウェーハ汚染の場合、好適な裏側ウェーハ洗浄プロセスは、裏側、エッジ、およびエッジの近くのウェーハの表側の小領域をエッチングする湿式エッチングプロセスである。エッチングプロセスは若干、ウェーハの裏側に存在する材料によって左右される(たとえば、それがSi、SIO2、またはSi3N4の場合)。湿式エッチングPZTは好ましくは、ふっ素の強酸、または酸と塩素およびふっ素のエッチング薬品との混合物、たとえばH2O+HF+HClまたはH2O+NH3F+HClを使用して行われる。

【0035】一つのリソグラフィステップだけでコンデ ンサスタックに対するパターン形成とエッチングのプロ セスを行うことが好ましい。これは安いだけでなく、二 つ以上のリソグラフィステップが使用される場合に必要 なミスアラインメントの許容範囲を除去することにより セルサイズをより小さくすることを可能にする。前に説 明したように、好適なアプローチは複数のエッチングプ ロセスでハードマスクを使用することである。更に急峻 な側壁の傾斜と、したがって、より小さい最小寸法(C D:critical dimension)の成長を 達成するために、上昇させた温度を使用することによ り、これらのエッチングプロセスを修正することができ る。一般に、CD成長を最小にすることが好ましく、そ してこれは、より急峻なエッチング輪郭をそなえるこ と、より薄い層をそなえることの一方または両方により 達成することができる。ハードマスクを利用する本発明 の一実施例の低温エッチングプロセスはPZTおよびⅠ rの構造に対して約74度の側壁傾斜を達成するが、T iAIN構造の輪郭はより急峻となる。IrおよびPZ T(遅いエッチング速度の材料)のエッチング速度は約 100 n m/分である。

【0036】エッチングプロセスはよごれるプロセスであるので、ウェーハのエッチングツール、表側、エッジ、および裏側がFeRAMで汚染するか、またはFeRAMで汚染したエッチングの残留物がつくことになるの間性がある。したがって、ウェーハの表側を洗浄してエッチングの残留物を化学的に除去し、そして多分損傷したPZTの薄い層を除去することが必要である。このコンデンサエッチング後の湿式洗浄は、あるエッチング条件と薬品の場合は、超純水(DI水またはDIW)洗浄(超音波を伴う、又は伴わないタンク漬の後のスピンリンス)と同様に簡単にすることができるか、もしくは洗浄を改善するか、またはより多くの損傷を除去するためにタンクエッチングは酸ベースとしてもよい。このエッチングプロセスの結果として、側壁上の貴金属のよう50

なエッチングが難しい材料の導電性の層の再堆積も生じ得る。たとえば、Irの下電極では、PZTの側壁上にIrを再堆積することがあり、その結果コンデンサに対して許容できないほど高い漏れ電流が生じ得る。強誘電体材料を少しエッチングする薬品を使用して、この望ましくない材料を除去するためにも湿式洗浄(ステップ216)を使用することができ、これは望ましくない材料を溶液に保持することも行う。ウェーハの裏側とエッジは多分、FeRAM要素の再堆積によって著しく汚染される。FeRAM要素は共用ツールでプロセスの前に除去されるべきである。

【0037】コンデンサエッチングの結果、回収する必要のある強誘電体が損傷したり劣化する。この損傷から回復する一つの方法(ステップ216)は、(生じたかも知れない酸素の損失を回収するための)O2プラズマの照射、(酸素を追加するためと、エッチングプロセスによって生じる損傷した表面の結晶化度を改善するための)不活性または酸化の雰囲気の中でのRTAまたは電気炉熱処理の一方または両方によるものである。PZTの場合、この熱処理は好ましくは約500-650C(電気炉熱処理の場合、継続時間は好ましくは約15分から2時間である)または550-700C(RTAの場合、継続時間は好ましくは約10秒から60秒である)で行われる。

【0038】コンデンサの側壁は好ましくはかなり急峻 である。側壁拡散障壁は好ましくは層134の形成と相 互接続孔のエッチングの前にコンデンサスタック上に形 成される(ステップ218)。側壁拡散障壁は、コンデ ンサを短絡することなくインタコネクトのミスアライン メントを許容し、コンデンサの中にほとんどの物質が拡 散することからコンデンサを保護し、コンデンサからの 物質の外への拡散から構造の残りを保護するので重要で ある。本発明のこの実施例では、側壁拡散障壁は二つの 層(層118および120)として示されているが、側 壁拡散障壁はより多くの、またはより少ない層で構成し てもよい。好ましくは、層118は厚さが約30nmで あり、AlOx、Ta2Os、AlN、TiO2、Zr O2、HfO2、またはそれらの任意のスタックまたは組 合わせで構成される。そして層120は厚さが約30 n mであり、窒化シリコン、AIN、またはそれらの任意 のスタックまたは組合わせで構成される。酸化金属また は窒化金属(有機金属プレカーソルを使用するときには 特に、これは炭化酸化窒化物であってもよい)を堆積す るための好適なプロセスは最小の自由水素の条件(すな わち、H2ではなくてH2Oが形成されるような充分な酸 素)のもとでMOCVDである。プラズマエンハンスト CVDまたはMOCVDプロセスを使用することも可能 である。その代わりに、反応性スパッタ堆積は(酸化物 に対する) $A r + O_2$ 、(窒化物に対する) $A r + N_2$ 、 (酸化窒化物に対する) $A r + O_2 + N_2$ とともに使用す

ることができる。窒化シリコンに対する好適なプロセスはCVDまたはPECVDである。低水素プロセスの場合、プロセスガスはSiH4とN2とすべきであり、ここでN2のフロー速度はSiH4のフロー速度よりずっと大きい。水素自由PECVDのSi3N4堆積プロセスの場合、SiCl4+N2を使用すべきであり、この場合もSiCl4のフロー速度よりずっと大きいN2のフロー速度とすることが有益である。ここに列挙した好適実施例の場合、AlOx層がPbおよびH拡散層として使用され、Si3N4層がコンタクトエッチストップとして使用される。

【0039】ビアエッチングは側壁層(たとえば、A1Ox)で停止するように修正することができれば、それはエッチストップであり、付加的な層(すなわち、Si3N4)は必要でない。この場合、側壁の厚さを大きくする必要があるかも知れない。代わりのアプローチでは、堆積後に側壁材料をエッチバックする。このエッチバックは拡散障壁層の堆積後に行うことができる。一実施例では、A1Ox(約40nmが好ましい)が堆積された後、エッチングガスを含む塩素(たとえば、BC13またはC12)を使用してエッチバックが行われ、その後Si3N4のPECVD堆積(約30nmが好ましい)が行われる。

【0040】エッチングの損傷がまだ熱処理によっていやされない場合には、側壁拡散障壁堆積の後に熱処理を行うことができる。PZTの場合、この熱処理は好ましくは、(電気炉熱処理の場合、約15分から2時間)約500-650Cで、または(RTAの場合、約10秒から60秒)約550-700Cで行われる。この選択が好ましいのは、強誘電体コンデンサの真上に形成され 30る層間誘電体層の選択が、最大熱バジェットが約500Cより低い低K材料である場合である。この熱処理は酸化または不活性雰囲気条件で行うことができる。

【0041】A10x堆積プロセスの初めに、ウェーハの表側はFeRAM要素を露出した。Al0x堆積プロセスの結果、ツールが汚染することもあり、汚染しないこともある(汚染は、約1010個の原子/cm²である気にするレベルより上のレベルでの後のウェーハ上の付加的なFeRAMの汚染物質であると定義される)。FeRAMウェーハ上のAl0x堆積プロセスの結果として汚染に至らない場合には、この側壁拡散障壁を堆積する前にウェーハの裏側を湿式洗浄することが好ましい。FeRAMウェーハ上のAl0x堆積プロセスの結果として汚染した場合には、このステップの後に好適な裏側洗浄を行うことができる。ウェーハの裏側を洗浄するために使用される湿式薬品は最初に使用されたものと異なっているかも知れない。裏側の汚染は要素の集中レベルが異なっていると予想されるからである。

【0042】側壁拡散障壁の上に層間誘電体(一つまた は複数)が堆積される(ステップ220)。各レベル間 50

18 誘電体層(層112、134および160)の間に薄い 誘電体層(図示しない)を形成してもよい。形成される 場合、この薄い層は好ましくは、窒化シリコン、炭化シ リコン、(SICNO)、または酸化シリコン(好まし くは、高密度プラズマ酸化物)で構成される。更に、レ ベル間誘電体層112、134および160は好ましく は、酸化物、FSG、PSG、BPSG、PETEO S、HDP酸化物、窒化シリコン、酸化窒化シリコン、 炭化シリコン、炭化酸化窒化シリコン、低誘電率材料 (好ましくは、SiLK、ポーラスSiLK、テフロ ン、低 K ポリマー(多分ポーラス)、エーロゲル、キセ ロゲル、黒ダイヤ、HSQ、または任意の他のポーラス ガラス材料)、またはそれらの組合わせまたはスタック で構成される。第一および第二の ILD (112/13 4) の熱バジェットは FeRAMモジュールプロセスの 細部に影響を及ぼす。第二の層間誘電体(134)の堆 積後、好適プロセスは後続のリソグラフィプロセスのた めに表面を平坦にするために、好ましくはСMPを使用 して誘電体を平坦にすることである。バックエンドメタ ライゼーションの選択に応じて、複数の処理オプション がある。エッチングされたAIメタライゼーションの場 合、主なオプションはAlまたはWのビアに対するもの である。ダマスカスメタライゼーション(AlまたはC uが好ましい)の場合、デュアル・ダマスカス(同時に 充たされたビアおよび金属)またはシングル・ダマスカ ス金属の前に充たされた別個の金属のビア(Al、C u、またはW)の選択がある。ビアとエッチングされた 金属または(ビア第一と呼ばれる)シングル・ダマスカ ス金属を使用するプロセスルートのすべては、デュアル ・ダマスカスのアプローチと比べてFeRAMプロセス の細部について、より近い。

【0043】ビア第一に対するプロセスフローは次の通 りである。Сиのようなメタライゼーション方式に応じ て、拡散障壁/エッチストップ(通常、炭化シリコン、 窒化シリコン、窒化酸素シリコン、炭化酸化窒化シリコ ン)は ILDの上に堆積される。次に、リソグラフィを 使用して、パターン形成されたレジストを形成する。コ ンタクトエッチングプロセスは次のスタック、すなわ ち、反射防止コーティング(存在する場合)、エッチス トップ(存在する場合)、ILD、ついでコンデンサの 上にのる側壁拡散障壁(一つまたは複数)、を通してエ ッチングを行う。異なる各材料に対して多分、異なるエ ッチングプロセス(薬品およびプラズマ条件)が使用さ れる(周囲に比べてコンタクトの上ではビアの深さが小 さいからではない)。側壁拡散障壁がAIOx上のSi3 N4で構成される好適実施例では、Si3N4はILDエ ッチングに対するエッチストップとして作用することが できる。これは、種々のエッチングされる領域の間でⅠ L D厚さに高さの差があるゲートエッチングのような用 途に対する標準エッチングである。 ILDエッチングの

後、S13N4および(ビア孔によって露出される)A1Oxが同じまたは異なる薬品を使用して次にエッチングされる。一般に、ビア面積が小さいので、すべてのエッチングステップは時間が定められる。しかし、ある実時間測定(光放射または気相RGA)を通った終点を定めることが好ましい。FeRAM損傷制御の場合、最下層側壁障壁エッチングプロセスを制御することが特に重要である。プラズマの損傷が小さく、エッチング速度が一様で、オーバエッチングが少ないプラズマ条件を使用することが好ましい。ビアのエッチングプロセスの後、アッシングプロセスとその後の湿式洗浄と乾燥によりレジストが通常除去される。

【0044】ピアエッチングステップの後、エッチング の損傷を除去するために熱処理プロセスステップ(ステ ップ222)を行うことが好ましい。 P Z T コンデンサ 誘電体の場合、この熱処理は好ましくは、約500-6 50C (電気炉熱処理は15分から2時間が好ましい) または約550-700C (RTAは10秒から60秒 が好ましい)で行われる。更にもっと好適なのは、約6 50Cで約1分のRTAプロセスである。上電極の拡散 20 障壁を酸化しないように不活性雰囲気 (NzまたはA r)の中で熱処理を行うことも好ましい。このオプショ ンが好ましいのは、層間誘電体の選択が最大熱バジェッ トが500Cより低い低K材料である場合である。第一 または第二のILD(112/134) の最大熱バジェ ットによりこれが不可能になる場合には、RTAプロセ スを使用して、そのILDに対して可能な最大熱バジェ ットを使用することが好ましい。

【0045】ビアが形成されると、標準のメタライゼー ションを使用してビアを充たすことができる。代表的な メタライゼーションと拡散障壁は既に説明したが、窒化 TaまたはTi/TiNの障壁とともに、Cu、W、ド ーピングされたAIの金属を含む。洗浄と堆積との間の 真空遮断なしにツールの中の障壁と金属層の堆積の前 に、短プラズマ洗浄(たとえば、Ar、Ar+N2)を 使用してピアの底部を洗浄することが好ましい。Cuの 場合、Ta、TaNxまたはTiN障壁を使用した後、 Cuシード層堆積を行うことが好ましい。この後、銅が 電解メッキされるか、または堆積されることが好まし い。レベル間誘電体より上のCuおよび障壁は好ましく は、CMPによって除去される。Wのピアの場合、Ti /TiNの障壁の後にCVDのWを使用することが好ま しく、余分なタングステンはエッチバックまたはСMP によって除去される。AIピアの場合、Ti/TiNの 障壁の後にAlが堆積される(CVD、リフローしたP VD、または髙温PVD)。ILDの上面上のAlは除 去するか、またはパターン形成とエッチングをして金属 ラインを形成する。

【0046】上電極とPZTが導電性のハードマスクと 拡散障壁の一方または両方、もしくは側壁拡散障壁によ 50 って保護されない場合には、ビアエッチングツール、ビア後洗浄、熱処理ツール、金属プラズマ洗浄、そして障壁堆積ツールさえもがFeRAM要素で汚染される可能性がある。この保護を行っても、プロセスの誤り、たとえば大きなオーバエッチングによってエッチングツールの汚染が生じ得る。したがって、プロセス制御と重要な監視に応じて、これらのツールは専用にしないで共用することができる。これらのツールを専用にする必要があると判断された場合には、FeRAM汚染が他の汚染されていないツールに拡がる機会を除去するために、ウェーハが最後の専用ツールを離れた後、裏側湿式洗浄プロセスを使用することも判断されるかも知れない。

【0047】次に、デュアルダマスカスプロセスに対す るプロセスフローについて説明する。ここで説明するフ ローはビア第一のフローであるが、強誘電体特有の側面 の多くは他のプロセスフロールートにも当てはまる。 C uのようなメタライゼーション方式に応じて、拡散障壁 **/エッチストップ(好ましくは炭化シリコン、窒化シリ** コン、窒化酸素シリコン、炭化窒化シリコンで構成され る)がILD上に堆積される。その後、上記の選択の一 つを使用して、第二の金属間層誘電体(IMDまたはI LD)が堆積される(ときに、その後にもう一つの拡散 障壁/エッチストップが続く)。次に、リソグラフイを 使用して、ビアのパターン形成を行う。次に、上記と同 じ手順を使用してビアがエッチングされるが、今度は側 壁拡散障壁に達する前に複数の誘電体層が存在する可能 性がある。更に、デュアルダマスカスアプローチに対す る第一の(深い)ビアのアスペクト比はビアだけの場合 より大きい。レジストのアッシング、ビアのエッチン グ、および洗浄の後、第一のビアがレジストで充たさ れ、金属パターンに対するリソグラフィが遂行される。 金属パターンが上誘電体内にエッチングされ、深さがエ ッチングプロセスの間またはエッチストップにより制御 される。次に、レジストが除去され、エッチングの破片

【0048】次のステップはエッチング後の回収熱処理を行うことであり、このとき熱バジェットはより多くの誘電体層によって制限される。PZTで構成されるコンデンサ誘電体の場合、この熱処理は好ましくは約500−650C(約15分から2時間の電気炉熱処理の場合)または550−700C(約10秒から60秒のRTAプロセスの場合)で行われる。更により好ましいのは約650Cで約1分間のRTAプロセスである。上電極拡散障壁を酸化しないように、不活性雰囲気(NzまたはAr)の中で熱処理を行うことも好ましい。このオプションが好ましいのは、層間誘電体の選択が500Cより低い最大熱バジェットの低K材料であるからである。ILDの最大熱バジェットによりこれが不可能になった場合、RTAプロセスを使用してそのILDに対して可能な最大熱バジェットを使用することが好ましい。

が湿式洗浄により除去される。

(12)

10

22

【0049】次のステップでは、障壁と金属を堆積することにより、ビアと金属ラインのくぼみを同時に充たす。代表的なメタライゼーションと拡散障壁については既に説明したが、ダマスカスプロセスの場合はこれらはTa、Ta N_x 、またはTi / Ti N の障壁とともに、<math>Cu、W、ドーピングされたAl を含む。洗浄と堆積との間の真空遮断なしにツールの中の障壁と金属膜の堆積の前に、短プラズマ洗浄(たとえば、Ar、Ar + N_2)を使用してビアの底部を洗浄することが好ましい。

【0050】デュアルダマスカスのアプローチにおける 汚染の問題はビア第一のアプローチのそれと同様であ る。

【0051】上電極への電気的接続を与えるようにインタコネクト136が形成される。インタコネクトは導体144に接続される。導体144は好ましくはドライブライン140に接続される。ドライブライン140は好ましくは、デバイスの動作の間、約1.2ボルトの電位とされ、この電圧は使用される論理テクノロジーの世代とともにスケーリングされる。

【0052】本発明の一実施例についての以下の説明は、図2に示されるようなプロセスフローおよび図3a-3cに示されるようなメモリデバイスの横断図を中心とする。図1と同じ参照番号で表された図3a-3cの要素は同じか、または類似の要素を表す。

【0053】図3aおよび図2のプロセスステップ20 2に示すように、標準の半導体処理手法を使用してレベ ル間誘電体層112が形成され、(必要な場合)平坦化 される。フォトレジスト層(図示しない)が形成され、 コンタクト孔がレベル間誘電体層112の中にエッチン グされる。フォトレジストが除去された後、障壁/ライ ン層116が毛布でおおうように(好ましくは、化学蒸 着CVDを使用して)形成される。次に、コンタクト孔 の残りを充たすように導電性の材料が毛布でおおうよう に形成される。プラグ114およびライナー/障壁11 6を形成するように、化学的機械的研磨(CMP: ch emical-mechanical polishin g) を使用して、レベル間誘電体層の上にある導電性の 材料とライナー/障壁層の部分をエッチバックして研磨 バックする。表面ができる限り平らになるようにСMP プロセスを使用することが好ましい。エッチバックプロ セスによってくぼみが生じ、これによって後続の処理の ための地勢が得られる。この地勢によって、強誘電体層 の局部結晶テクスチャが劣化することがあり、その結 果、コンデンサの特性が劣化することがある。

【0054】図2のステップに示すように、二層の酸化 は約20/80である。その代わりに、スイッチング分 障壁層302が選択的に形成される。まず、CVD(標 極とコンデンサ特性の一様さを最小にするためには、約 準の半導体産業プロセス)の後に、好ましくは、Arと 65/35のZr/Ti組成が好ましいこともある。更 N_2 の中の反応性スパッタ堆積によって堆積されるTi に、約0.5から1%のドーナドーパントでドーナドーAIN(好ましくは、約30nm)を使用して、TiN50 ピングされたPZTとすることが好ましい。ドーナドー

(好ましくは、約50nm)が堆積される。TiAlターゲットの好適な組成はTio.6Alo.4であり、堆積プロセスは好ましくは、約50nm/分の堆積速度が達成されるようにスパッタ電力を設定して、ArとNz(約40/60の好適比)の中で約350C(ウェーハ温度)で行われる。強誘電体コンデンサ誘電体のMOCV D堆積または強誘電体の酸素熱処理のような酸素を含むプロセスの間に酸素が導体の中に拡散することにより導体114の抵抗率が影響を受ける場合には、層302(122)を形成するべきである。

【0055】次に、ステップ204で、下電極材料30 4(124)が形成される。このコンデンサを形成する ために使用される誘電体材料306に応じて、下電極材 料304を一つ以上の層で構成してもよい。この実施例 では層304は好ましくは、ArとO2の雰囲気の中で 反応性スパッタ堆積によって堆積される IrOxの30 nm下のスパッタ堆積によって堆積される約20nmの Irで構成される。所有コストの理由で同じ成長室の中 でIrとIrOxを堆積することが好ましい。堆積は好 ましくは、約50 n m/分が達成されるようにスパッタ 電力を設定して、Arの中で約300Cのウェーハ温度 で、その直後にガス雰囲気をAr+O2(30/70) に変え、IrOxの堆積速度が約30nm/分となるよ うにスパッタ電力を調整することにより、行われる。代 わりの好適実施例は、下電極として厚さが好ましくは約 100 n m以下の I r 層、より好ましくは約50 n mの Irを含む。

【0056】 TiNは共用ツールの中で堆積し、TiAlNは、IrEIrOxの一方または両方の成長室にクラスタされる専用ツールの中で堆積されることが好ましい。所有コストを下げるために同じ成長室の中でIrEIrOxを堆積することも好ましい。TiAlNの堆積の前にTiNが空気に露出される場合、真空または不活性ガスの熱処理と(約InmoTiNが除去される)プラズマ洗浄の一方または両方がTiAlNの堆積の前に行われることが好ましい。

【0057】図3bに示すように、ステップ208でコンデンサ誘電体層306が形成される。好ましくは層306(126)は、有機金属CVD(MOCVD)を使用して形成されるPZTの100nm未満(50nmが更により好ましい)で構成される。しかし、化学溶液堆積(ゾルゲルまたは有機金属分解)のような別の手法を使用することもできる。良好な強誘電体スイッチング特性(大きなスイッチング分極と比較的長方形に見えるヒステリシスループ)を得るために好適なZr/Ti組成は約20/80である。その代わりに、スイッチング分極とコンデンサ特性の一様さを最小にするためには、約65/35のZr/Ti組成が好ましいこともある。更に、約0.5から1%のドーナドーパントでドーナドー

24

パントは点欠陥の集中の制御を助けることにより、PZ Tの信頼性を改善する。MOCVDプロセス条件は好ま しくは約600℃より低い(更により好ましくは550 Cより低い)温度で行われる。PZTの堆積速度は10 0と200 nm/分の間であるように設定される。膜組 成の再現可能な制御を行うために、MOCVDプロセス は、溶剤と一緒に混合された有機金属プレカーソルの二 つまたは一つのカクテルを使用することにより、それを 液体に保持する。MOCVD炉は一つまたは二つの液化 ガス蒸発器で液体を気化して、炉壁の温度を精密に制御 することにより、プレカーソルが分解したり凝縮したり することを防止する。好ましくは、ArまたはHeキャ リアガスを使用してプレカーソルを反応室またはシャワ ヘッドに流す。反応室またはシャワヘッドで、プレカー ソルは酸化剤(O2、N2O、またはH2O、O2が好適) と混合される。

【0058】ステップ210で、上電極308/310 (128/130)が形成される。PZTコンデンサ誘電体の場合、好適な上電極スタックは、PZTコンデンサ誘電体の上に形成されたArとOz内の反応性PVDによって堆積された約20nmのIrOxの上にAr内のPVDによって堆積された約10nmのIrで構成される。比較的低いスパッタ電力、したがって、遅い堆積速度(20nm/分前後が好ましい)で残りのアルゴンと50%と80%との間のOzとのガス混合物の中で400C未満でIrOxを堆積することが好ましい。所有権コストを低減するためにIrとIrOxは同じ室の中で堆積することが好ましい。

【0059】ステップ212で、ハードマスク312 (132)を形成するように、ハードマスク層が形成さ れ、パターン形成とエッチングが行われる。好ましくは ハードマスクは、コンデンサスタックの後続のエッチン グの間に明らかにエッチングされない材料で構成され る。ハードマスク材料が導電性であれば、それも有益で ある。上電極への電気接続を行うのが容易になるからで ある。好ましくは、ハードマスクは200nmのスパッ タ堆積されたTiAIN(40%のAIターゲット、A r+N2(50/50)、400Cのウェーハ温度)で 構成される。代替案では、ハードマスクは50nmのT iAINの上の300nmのSiOzで構成される。S iOzはTEOSのPECVDによって堆積される。ハ ードマスクスタックのもう一つの実施例は、50 n mの TiAlNの上に形成された20nmのTiAlOの上 に形成された、120nmのTiAlの上の30nmの TiAlNである。これらのすべての層は好ましくは、 同じ室の中のスパッタ堆積によって堆積される。ここ で、膜の組成は、ガス組成(窒化物の場合Ar+N 2(50/50)、金属の場合Ar、酸化物の場合Ar +02(90/10) schiar +N2+02(85/1)0/5))を変えることにより堆積の間に変えられる。

TiAlNは好ましくは、約100nm/分のTiAl Nの堆積速度を達成するために、高電力で約400Cで 堆積される。これらのすべての場合、TiAlNをTi Nに置き換えることができる。

【0060】リソグラフィツールの汚染を防止するために、ウェーハの裏側を洗浄することが好ましい。湿式エッチングプロセスは若干、ウェーハの裏側に存在する材料によって左右される(たとえば、それがSi、SIO2、またはSi3 N4の場合)。湿式エッチングPZTは、ふっ素の強酸、または(更により好ましくは)酸と塩素およびふっ素のエッチング薬品との混合物、たとえばH2O+HF+HC1またはH2O+NH3F+HC1を必要とすることがある。この薬品は、ウェーハの裏側/エッジに存在し得る低レベルのIrも除去する。

【0061】どの従来形式のパターン形成も使用することができるが、フォトレジストマスクが好適である。パターン形成マスクが形成された後、スタック全体をこの一つのマスクでエッチングする(ステップ214)。したがって、このエッチングはハードマスク、上電極、PZT、下電極、および下電極拡散障壁をエッチングする必要がある。二つの好適なエッチングアプローチがある。

【0062】第一のエッチングアプローチは一つの高密 度プラズマエッチング室を使用することにより、同じエ ッチング室で以下のプロセスシーケンスを使用してこれ らの層のすべてをエッチングする。各々の場合、遠隔プ ラズマ密度は最大電力近くに設定される。ハードマスク はまず塩素薬品を使用してエッチングされる(SiOz ハードマスクが使用されない場合、この場合ふっ素と塩 素の薬品が使用される)。一例のTiAlNエッチング レシピは、Cl2とN2(80/20)のエッチング用試 薬、約10mTorrの圧力、および中位の基板バイア スで構成される。TiAlOxがハードマスクの一部で ある場合には、好ましくは、この層に穴をあけるように 短い高電力ステップが付加される。ハードマスクのエッ チング後、約40mTorrの圧力と小さい基板バイア スでO2とN2(85/15)を使用してレジストが除去 される。Ir/IrOx上電極は好ましくは、高バイア ス(約100nm/分のエッチング速度)と低い圧力 (約3mTorr) でCl2+N2+O2薬品(60/2 0/20)を使用してエッチングされる。酸素を付加し て、IrエッチングとTiAINハードマスクエッチン グとの間の高選択性を確実にする。PZTは、中間の圧 力(約10mTorr)と高基板バイアス(約100n m/Oz (分のエッチング速度)で塩素とふっ素を含む 反応薬品(Cl2+CF4+N2+45/15/20/2 0)) の中でエッチングされる。この場合も、P2Tエ ッチング速度とハードマスクエッチング速度との間の良 好な選択性を確実にし、PZTからの酸素損失を最小に 50 するために、酸素が付加される。下電極は好ましくは、

上電極と同じレシピでエッチングされる。TIAIN下 拡散障壁は好ましくは、二段階のレシピでエッチングされる。エッチング用試薬は CI_2EN_2 (80/20)を含む。圧力は好ましくは約10mTorrであり、エッチングは高電力短時間ステップ(約30nmの除去)で始まり、その後の100%のオーバエッチング時間の低電力エッチングステップで行われる。

【0063】第二のエッチングアプローチは高温エッチ ングプロセスを使用して、Іг、ІгОх、およびР乙 Tのような室温近くの低揮発性の種類をエッチングす る。したがって、プロセスシーケンスを以下に列挙す る。SiOzハードマスクの場合、SiOzはまず標準の SiOzエッチング薬品を使用して専用のSiOzエッチ ング室(ふっ素薬品のみ)でエッチングされる。次に、 標準のアッシングプロセス(たとえば、O2+N2+H2 〇十選択的な C F4) を使用して、レジストが除去され る。(SiO2の下の)TiAlNは、好ましくは、前 に説明したような類似の薬品と電力を使用するが、より 高い圧力(15-20mTorr)でIrの前に高温工 ッチング室の中でエッチングされる。TiAINハード マスクの場合、前記のプロセス条件に類似したプロセス 条件で室温に近いエッチング室が使用される。レジスト はそのエッチング室の中で、または専用の室の中でも除 去できる。Ir/IrOx上電極、PZT、IrOx/I r下電極、およびTiAlN下電極拡散障壁は高温で、 室圧力が10と20mTorrとの間になることを除い て室温で説明したのと同様なエッチングレシピを使用し てエッチングされる。

【0064】次に、5分間、DIのH2Oまたは希酸(たとえば、H2O+NH4F+HCl(500:1:1))のメガソニック洗浄でタンクの中にウェーハを浸した後、DIのH2Oのスピン、リンス、乾燥を行うことにより、ウェーハを洗浄する。代わりに、酸(水)スプレーツールを使用することができる。

【0065】次のプロセスは図3cに示すように、側壁 拡散障壁314/316(118/120)の堆積を含 む (ステップ218)。この層の利点は、この層が誘電 体材料で構成され、上電極に接触するように形成された コンタクトが少しずれた場合、この絶縁性の拡散障壁層 がなければコンデンサの二つの電極が短絡することがあ るということである。本発明のこの実施例では、拡散層 は酸化アルミニウムの層316(118)と窒化シリコ ンの層314(120)で構成される。他の障壁層も使 用することはできるが、この層の組合わせが、コンデン サスタックまたはその後に続く必要な熱処理ステップに 悪影響を与えることなく最良の拡散障壁の性質を与える ように思われる。好適アプローチはAIOxを堆積する ことである(15-50nm、より好ましくはPVDに よる30nm、またはMOCVDによる20nm)。A 10xのスパッタ堆積は好ましくは、パルス状DC電源

と純粋A1y-ゲットを使用し、(15nm/分より小さい)低堆積速度、300Cのウェーハ温度、Ar+Oz(92/8)を使用して行われる。

【0066】相互汚染を防止するために、強誘電体コンデンサのエッチングツール、湿式槽、スピンリンス乾燥、および側壁拡散ツールはFeRAMプロセスモジュール専用にして共用しないことが好ましい。FeRAM構造の製造にだけ使用されて、他のどれにも使用されないように装置を専用することはしないことが好ましい。そして、ツールを共用できないことを確実にするためにエッチングツール以外のすべてに対して汚染試験を行うことが推奨される。

【0067】後続の誘電体堆積ツールの汚染を防止するためにウェーハの裏側を洗浄することが好ましい。湿式エッチングプロセスはウェーハ(たとえば、Si、Si O2、またはSi3N4である場合)の裏側に存在する材料によって若干左右される。湿式エッチングPZTは通常、強ふっ素酸、または更に好ましくはH2O+HF+HCLまたはH2O+NH3F+HClのような塩素とふっ素と酸の混合物のエッチング薬品を必要とする。この薬品はウェーハの裏側/へりに存在し得る低レベルのI r も除去する。

【0068】次の好適ステップは、 SiH_4+N_2 の好適プロセス(1-100フロー速度)のPECVDによる薄い Si_3N_4 のエッチストップの堆積(約15-50nm、より好ましくは20nm)である。

【0069】コンデンサより上に堆積することができる多数の可能な層間誘電体(ILD)がある。FeRAMプロセスモジュールの目標は選択を制限することではなくて、プロセスフローがデバイスの残り(たとえば、論理部分)に対してどれでも最善なものを使用できるようにすることである。しかし、PZTが使用される場合には、これは(PZT堆積後の)熱バジェットを約600 Cより低く制限する。そうでない場合には、選択は差を生じない。

【0070】 ILD堆積後の最大熱バジェットが600 Cより小さい場合には、AlOx堆積後に熱処理を行うことが好ましい(可能な場合、RTAにより60秒間02内で600から650C)。

0 【0071】ILD堆積後に、サンプルは好ましくはC MPにより平坦化される。

【0072】バックエンドのメタライゼーションには多数の可能性がある。この場合も、FeRAMプロセスモジュールの目標はこの判断を制限することではなくて、論理部分のようなデバイスの残りの部分に対して最良であるものをプロセスフローが使用できるようにすることである。この選択は、ビアエッチング後に、そしてビアエッチングプロセス自体により熱バジェットに影響を及ぼす場合には、FeRAMプロセスモジュールに影響を及ぼす。二つのバックエンドのメタライゼーション方策

について説明する。二つの選択には、A 1 メタライゼーションのWピアが含まれる。第二の選択には、低 K 誘電体(低熱バジェット)の C u デュアルダマスカスプロセスが含まれる。

【0073】WピアとAlメタライゼーションの例の場合、コンデンサより上のILDが600より大きい熱バジェットを許容することができれば、好ましい。

【0074】CMP平坦化後、ビアのパターン形成を行 うためにリソグラフィが行われる。次に、4ステップの エッチング(反射防止コーティングエッチング、ILD エッチング、Si3N4エッチング、およびAlOxエッ チング)を使用してビアのエッチングが行われる。A1 Oxエッチングがなければ、これは標準のビアエッチン グプロセスである。好適なAIOxエッチングプロセス は、低圧力(約5mTorr)で大きなDCバイアスの 高密度プラズマを使用する。AlOxとSi3N4のエッ チングプロセスは、ウェーハ上で一様で反復可能なエッ チングを行うようにチューニングされる。これにより、 必要とされるオーバエッチングの量が最小になる。この エッチングがハードマスク312/132の上表面で停 止するか、またはハードマスク312/132内に部分 的にのみエッチングすることが重要である。エッチング ステップの終点検出が好ましい。ビアのエッチング後、 標準のビア洗浄プロセスを使用してウェーハが洗浄され る。標準のビア洗浄プロセスでは通常、溶剤洗浄の後に DIスピン/リンス/乾燥が行われる。

【0075】ステップ222で、導体132とライナー 138の形成の前に、本発明の熱処理を行うことによ り、(強誘電体材料のエッチング、封止、およびコンタ クトエッチングのような)コンデンサスタック処理によ ってコンデンサ誘電体に生じる損傷が除去され、これら の要素の電気的特性が改善される。この点でこの熱処理 が行わなければ(すなわち、PZTスタックの側壁が露 出した状態でこの熱処理が行われれば)、各コンデンサ の周囲の近くでPbが失われる。PZT膜内のPbのこ の損失の結果として、コンデンサ集積後に小さなコンデ ンサ(周囲対面積の比が大きなコンデンサ)の電気的特 性が劣化する。本発明の熱処理は好ましくは、レベル間 誘電体が形成され、ビア孔のパターン形成とエッチング が行われた後で、ビアを導電性の材料で充たす前に行わ れる。熱処理条件は、Ar、Nz、または真空のような 不活性雰囲気の中で約400から800C(より好まし くは、約500から7000、最も好ましくは、約60 0C)で、継続時間が約30秒から5分(より好ましく は、約1から4分、最も好ましくは、約2分)である。 ILD熱バジェットがこれを許さない場合には、RTA によりできる限り大きな利用可能な熱バジェットを使用 して熱処理することが好ましい。

【0076】次に、ArまたはAr+Hzを使用するピアのスパッタ洗浄後に、Ti上のTiNのスパッタ堆積 50

により拡散障壁ライナが堆積される。これらのツールの どれもが専用でないことが好ましい。しかし、汚染試験 の結果、これらのツールにより処理された清浄なウェー ハ上のFeRAM汚染が示された場合には、汚染された コンタクトエッチング後のすべてのツールは専用とする 必要があり、プロセスフローのこの点でFeRAM汚染 を除去するためのウェーハ裏側洗浄を行う必要がある。 【0077】使用される場合には、ビアを充たすために CVDのWが堆積され、CMPまたはエッチバックを使 用して上表面からWを除去する。次に、Alメタライゼ ーションが堆積される。これは好ましくは、Tiの上に あるTiN上にある(Cuドーピングされた) Alの上 のTiNのスタックで構成される。次に、Alがパター ン形成され、エッチングされる。後続のすべてのプロセ スはFeRAMプロセスモジュールの影響を受けない。 特に、メタライゼーションプロセスステップ内で、また はプロセスフローの終わりに形成ガス熱処理を使用する ことが好ましい。この熱処理は一般に500Cより低い からである。

【0078】低 K 誘電体 (低熱バジェット) の C u デュアルダマスカスの特定の例の場合、コンデンサより上の I L D の堆積後に 450 C の最大熱バジェットが好ましい。コンデンサのエッチングの損傷を除去するために側壁障壁堆積後に、前に説明したように熱処理を行うことが好ましい。

【0079】CMP後に、CVDによりSiCONの薄 いエッチストップ(15 nm)が堆積された後、低Kで 低熱バジェットのIMD熱バジェットが堆積され、その 後にSiCONのもう一つの薄い(15nm)エッチス トップが堆積される。次に、リソグラフィを使用して、 ビアのパターン形成が行われる。次に、下記の層、すな わち、反射防止コーティング(ある場合)、SiCO N, IMD, SiCON, ILD, Si3N4, Alox を通してビアのエッチングを行うべきである。Si3N4 とAIOxの詳細については既に説明した。次に、レジ ストが除去され、ビアが(好ましくは湿式プロセスを使 用して)洗浄される。次に、リソグラフィを使用して、 金属要素のパターン形成が行われる。次に、好ましく は、反射防止コーティング(ある場合)、SiCON、 およびIMDだけを通して金属エッチングを行うことに より、下側のSiCON層上で止まる。次に、レジスト が除去され、金属とビアが洗浄される。ビアのエッチン グ洗浄後、またはN2または好適不活性ガスの中での金 属エッチング後に利用できる最大熱バジェットで熱処理 を行うことが好ましい。次のステップは金属堆積であ り、これはプラズマ洗浄、その後のTaNxシード層、 Cuシード層の堆積、その後のCuのめっきまたは堆積 によるビアの充てんで構成される。CuとTaNは上記 のIMDからCMPにより除去される。

【0080】これらのどのツールも専用でないことが好

ましい。しかし、汚染試験の結果、これらのツールにより処理された清浄なウェーハ上のFeRAM汚染が示された場合には、汚染されたコンタクトエッチング後のすべてのツールは専用とする必要があり、プロセスフローのこの点でFeRAM汚染を除去するためのウェーハ裏側洗浄を行う必要がある。

【0081】無水素コンタクトエッチングの実施例本発明のこの実施例は、図2のプロセスステップ220を変更する。しかし、図1に示すようなデバイス構造はプロセスのこの変更により変えても変えなくてもよい。本質的に本発明は、強誘電体コンデンサの上電極をドライブラインに接続し、図1のレベル169の導体または半導体を図1のレベル170のメタライゼーションに接続するために使用されるコンタクト開口をエッチングするための新規なエッチング薬品とプロセス条件セットである。

【0082】図4a-4dに示される本発明の実施例に よれば、PZTは水素の存在によって減ることがあり得 る。その結果、スイッチング分極が小さくなり、これは 後の熱処理によって充分に回復することも回復しないこ ともある。本発明の一実施例では、ハードマスクは複数 の層で構成され、この中でTiAlN層が上電極の上に とどまる。もう一つの実施例では、上電極の上にTiA 1 Nは残されない。本発明のこの実施例では、側壁拡散 障壁(好ましくはAIOxとAINの一方または両方で 構成される) は層402、404、および406の中の 二つの層として堆積され、そして選択的にエッチバック されてコンデンサスタック上に側壁を形成することがで きる。層402は好ましくはAlOxで構成され、層4 04は好ましくはAINで構成される。好ましくは、層 30 402、404、および406の中のもう一つの層は層 間エッチストップ材料、好ましくは窒化シリコンで構成 される。代表的には、CHF3またはCH2F2のような 水素を含むプラズマを使用して窒化シリコンはエッチン グされる。したがって、これらの層をエッチングしてT i A I N層とコンデンサの上電極の一方または両方への コンタクトを形成する間に、水素が上電極を通ってPZ T材料に拡散し、好ましくないことにこの層の電気的と 物理的の一方または両方の特性を変えてしまうことがあ り得る。したがって、本発明の方法とエッチング用試薬 40 は、上電極へのコンタクトのエッチング(窒化シリコン 層、AIOx層、AIN層等を通るエッチング)のため の、水素のないエッチング用試薬を含む。更に、このエ ッチング用試薬およびエッチングプロセスはTiAl N、層312の障壁材料に対してかなり選択的であるべ きである。これにより、本発明のコンタクトエッチング の後、この層の一部は上電極上で変わらないままとな る。更に詳しく説明すると、本発明の層402、40 4、406、408、410等をエッチングするための エッチング用試薬はCF4、C2F6、C4F8、C5F8、

CxFy、NF3、SF6またはそれらの任意の組合わせで構成され、好ましくは、高密度プラズマに組込まれる。本発明に対するエッチング用試薬は付加的に、Ar、N2、O2、O3、CO、CO2、NH3、H2、CxHy、N2O、NO、H2O、またはそれらの組合わせで構成される。更に、水素を含むコンタクトエッチングのステップは水素を含むガス薬品、NH3、H2、CxHy、H2O、C2F5H、C4F7H、CF3H、CxFyH2をも含んでもよい。水素障壁がエッチングされた構造とコンデンサ誘電体との間にある場合には、水素を含むエッチング用試薬を使用して構造をエッチングしてもよい。

30

【0083】図4aに示すように、半導体デバイス処理 で普通に行われているようにウェーハ全体の上にレベル 間誘電体層408が形成される。好ましくは、レベル間 誘電体層408は図1の層134と同等であり、酸化 物、FSG、PSG、BPSG、PETEOS、HDP 酸化物、窒化シリコン、酸化窒化シリコン、炭化シリコ ン、炭化酸化窒化シリコン、低誘電率材料(好ましく は、SiLK、ポーラスSiLK、テフロン、低Kポリ マー(多分ポーラス)、エーロゲル、キセロゲル、黒ダ イヤ、HSQ、または任意の他のポーラスガラス材 料)、またはそれらの組合わせまたはスタックで構成さ れる。必要な場合には、層408は平坦化され、そして 好ましくは、HDP酸化物、窒化シリコン、酸化窒化 物、またはそれらの組合わせまたはスタックで構成され るキャッピング誘電体層を平坦化層408の上に形成し ても形成しなくてもよい。このキャッピング誘電体層は 図には示されていない。層408は三つの材料で構成さ れる拡散障壁の上に形成される。拡散障壁は連続層とし て示されているが、コンデンサスタックに対する側壁を 形成するために異方性でエッチバックすることもでき る。下記する材料の、より少ない、またはより多い層を 使用する他の構成も可能である。層402は好ましく は、Al2O3、より一般的に書けばAlOx、Ta 2Os、AlN、TiO2、ZrO2、HfO2、またはそ れらの任意のスタックまたは組み合わせの、約5から5 0 nm、より好ましくは約10から30 nm、最も好ま しくは約15から20nmで構成される。好ましくは、 層404は、AlN、AlOx、Ta2Os、TiO2、Z r O2、Hf O2、またはそれらの任意のスタックまたは 組み合わせの、約10から75 nm、より好ましくは約 20から30nm、最も好ましくは約40から50nm で構成される。層406は好ましくは、SixNy、Si 3N4、AlN、またはそれらの任意のスタックまたは組 み合わせの、約21から100nm、より好ましくは約 25から55 nm、最も好ましくは約30から40 nm で構成される。この層は層408のエッチングの間、エ ッチストップとしての役目を果たす。この層に対するエ ッチング用試薬は水素を含んでも含まなくてもよい。

1

08の上にBARC (bottomantirefle ctive coating、下反射防止コーティン グ) 層410が形成される。次に、フォトレジスト層4 12 (または他のパターン形成材料) が形成され、コン タクト414および416を形成すべきBARC層41 0の部分を露出するようにパターン形成される。BAR C層の露出された部分はエッチングされる。本発明の一 実施例に対する好適エッチングパラメータが表2に示し てある。BARC層410がエッチングされた後、層4 06に対する良好なエッチング選択度を与えるエッチン 10 グ用試薬でレベル間誘電体層408がエッチングされ る。次に、層406、404、および402がエッチン グされる。好適な薬品とプロセス条件が表2に示されて いる。この実施例では、側壁拡散障壁層402、40 4、および406はすべて同じ無水素エッチング薬品を 使用してエッチングされる。層402、404、および 406は、エッチングされる層のしたの層に対するエッ チング選択度を最適にするように、異なるエッチング用 試薬および異なるプラズマ条件でエッチングしてもよ い。しかし、上電極層310を露出するどのプラズマエ ッチング処理の間も、水素を含むどんなエッチング用試 薬も避けるべきである。以下、一例について説明する。 【0085】表2に示す本発明の一実施例に対する好適 エッチングプロセスでは、好ましくはSiO2で構成さ れる層408は、好ましくはSi3N4で構成される層4 06に対して5:1より大きいエッチング選択度で約3 00 n m/分の速度でエッチングされた。本発明のこの 実施例では同じプラズマプロセスを使用し、無水素エッ チング用試薬を使用して、層406、404、および4 02がエッチングされる。

【0086】図4cに示すように、層402および40 4の露出部分のエッチングの前または後に、フォトレジ ストマスク412およびBARC層410を除去するこ とができ、浄化ステップを遂行することができる。好ま しくは、層402および404の露出部分は同じ室内で 除去され、同じ薬品とプロセス条件を利用する。しか し、そうである必要はない。同じ場合には、薬品とプロ セス条件が表2に示してある。表2でTFOは"thr ottle fully open" (スロットル完全 開)を表す。ポンプとプラズマ室との間のスロットル弁 を部分的に開放して、プラズマ室の圧力を制御すること ができる。更に、「コイル電流比」はイオンフラックス の方向と一様性を制御する電磁石の内側コイルと外側コ イルの電流をそれぞれアンペア単位で表したものであ る。表2にリストされたパラメータの中のいくつかは使 用しているプラズマエッチングツールである高密度MO RIソースに特有のものである。類似のガス薬品による 異なるエッチングプラットホーム上の類似のプロセス が、本発明で説明された所望の結果を与えるはずであ る。

【0087】以下の好適実施例では側壁拡散障壁は、好 ましくは約20nmの厚さのAIOx層と、その上の好 ましくは約30 nmの厚さのS13N4の上層からなる2 層で構成される。Si3N4層とそれより上のすべての層 は、標準のエッチング薬品を使用してコンタクトエッチ ングでエッチングすべきである。標準のエッチング薬品 は水素を含んでも含まなくてもよい。反応性エッチング 薬品はふっ素をベースとしている。水素を含まない薬品 でAIOx層をエッチングするために、次に説明するエ ッチング薬品およびプロセス条件は最適化される。好適 なエッチング条件は、表2に示された条件と同様な、低 圧、高電力プラズマである。AIOxに対する好適なエ ッチング薬品は塩素化合物薬品、ふっ素薬品、窒素薬 品、および酸素薬品である。N2の代わりに不活性ガス を使用することができる。水素を含まず、したがって、 ふっ素源として使用できる、多数の異なるふっ素化合物 がある。以下の説明ではCF4が使用されるが、CF4の 代わりにC2F6、C4F8、C5F8、CxFy、NF3、S F6のような他のガスも使用できる。Cl2、BCl3、 CxFyClz化合物等の別の薬品を使用することもでき る。好適薬品の例を相対的な流量(sccm単位)とと もに示すと、Clz+CF4+NO(20-60/0-5 0/20-50), $C1_2+CF_4+N_2+O_2$ (20-6) 0/0-50/0-50/10-30), C12+CF4 +Ar+O2(20-60/0-50/0-50/10-30), $C1_2+CF_4+N_2+CO(20-60/0$ -50/0-40/10-30) である。これらの薬品 のすべては、AIOxと、その下にある、好ましくはT iNまたはTiAlNで構成される導電性の窒化物拡散 障壁との間のエッチング選択度を改善するために酸化剤 を含む。酸素は導電性の窒化物のエッチング速度を劇的 に下げ、したがって、選択度を改善する。これらのエッ チング薬品の一つの例はCl2/O2/CF4(50/2 0/20sccm) である。これは約50nm/分のA IOxのエッチング速度を達成するために、1200W の電源電力、300Wのバイアス電力、および8mTo r r のプロセス条件で利用される。第二の例はC l 2/ N_2/O_2 (25/25/25sccm) rosb, cht 1200Wの電源電力、400Wのバイアス電力、およ び5mTorrのプロセス条件に対して8nm/分のA !Oxのエッチング速度をそなえている。

【0088】これらの示唆された薬品の一つの欠点は、 そうでなければ反応性のふっ素化合物に露出されるだけ であるエッチングリアクタに対する塩素の付加が室の壁 上の粒子の蓄積を増加させるということである。この粒 子の蓄積は本来の場所の室洗浄プロセスを使用すること により減らすことができる。この室洗浄プロセスは真の ウェーハの間に周期的に配置されたダミーウェーハ(た とえば、ダミー:真、1:1、1:2、1:4、1:

50 8、1:12、1:25) で動作させるか、もしくはエ

30

ッチングプロセスの最後のステップまたはその近くで動作させる。この洗浄プロセスでは、Ar、N2、CF4のような少量のふっ素化合物等とともにO2を使用することができる。

【0089】プロセスフローによっては、側壁拡散障壁エッチバックプロセスを使用して、コンデンサの側面にだけ側壁拡散障壁の一つ以上の層を残す。この型のプロセスフローの一例は、好ましくはAlOxで構成される側壁拡散障壁の堆積と、その後に続くエッチバックプロセスとを含む。エッチング洗浄ステップとあり得る熱処 10 理ステップを除けば、次の主要なプロセスステップは第二の側壁拡散障壁、好ましくはSi3N4、の堆積となる。この第二の側壁拡散障壁の主要な機能はコンタクト*

*エッチストップとして作用することである。AIOxエッチバックプロセスとSi3N4コンタクトエッチストップとはともに水素がないことが好ましい。両方のステップとも、上電極が露出されるからである。好適なAIOxエッチバックプロセスは前記の好適AIOxコンタクトエッチングプロセスと同じである。好適Si3N4エッチングプロセスは、使用するにしても塩素ガスをほとんど利用せず、したがって、示唆されたふっ素を含むガスの量が増えることを除けば、前記の好適なAIOxエッチングプロセスと同じである。

【0090】 【表2】

表 2

ステップ	BARCエッチンク'	層408のエッチング	層402,404,および 406のエッチンク
圧力 (mTorr)	TFO (~1.75)	TFO (~2.5)	TFO (-2.0)
電源電力(ワット)	1250	1000	1500
バイアス電力(ワット)	500	1000	1000
コイル電流比	25:70	25:75	25:70
C3F6 (sccm)		35	
CH2F2 (sccm)	20	40	
CHF3 (secm)		80	
CF4 (scem)	75		30
Ar (sccm)			70
He冷却(Torr)	15	15	15
チャック温度(C)	20	20	20
時間(秒)	30	115	70

【0091】好ましくは、層402および404をエッチングする本実施例のエッチングステップはハードマスク312、および相互接続孔116の中のプラグ114を露出する。しかし、このエッチングステップでは、好ましくは、ハードマスク312の下のTiAlN層にま 40でずっと貫通して上電極を露出することはない。

【0092】図4dには導電性の相互接続が示されている。好ましくは、導電性の相互接続はライナー/障壁層430と導電性プラグ432で形成される。ライナー/障壁層430は好ましくは、Ti、TiN、TiSiN、Ta、窒化タンタル、TaSiN、HfN、ZrN、TaAIN、CrN、またはそれらの任意のスタックまたは組合わせで構成される。好ましくは、導電性プラグ432はCu、(好ましくはCuドーピングされた)AI、Wで構成され、好ましくは、Ti、TiN、

Ta、TaNx、TiSiN、TaSiN、またはそれらの任意のスタックまたは組合わせで構成される拡散障壁ライナーを好ましくはそなえている。

【0093】本発明の代替実施例では、下電極はパターン形成とエッチングがされないので、ウェーハの一部または全部の上に連続した導体を形成する。本発明の方法とエッチング用試薬を使用すると、エッチングは下電極304の上面で止まる。これは前記実施例で導体114と誘電体層112の上面でエッチングが止まるのと同様である。

【0094】コンデンサ障壁層の実施例

あるコンデンサ誘電体(たとえば、PZT、およびBSTのような高誘電率、高Kの材料)への水素の拡散は誘電体の電気特性を劣化させる。多くの標準の半導体処理 ステップは水素ガス、重水素ガスの一方または両方を用

い、また処理に使用されるいくつかの材料は水素または 重水素を含む。コンデンサ誘電体を保護するために、そ のまわりに障壁を形成して、水素がコンデンサ誘電体の 中に拡散できないようにするべきである。図5-8、1 0、および11の導電性の下拡散障壁302、図1の導 電性の下拡散障壁(CBDB:conductive bottom diffusion barier) 1 22、図5、6、および8-11の導電性の拡散障壁/ ハードマスク312 (CTDB: conductive diffusion barrier/hardma sk)は、下と上からコンデンサ誘電体306の中への 水素の拡散を減らすか、または消去する材料から形成す ることができる。しかし、これらの層はコンデンサ誘電 体306の側面への水素の拡散からコンデンサ誘電体を 保護するようには配置されていない。コンデンサ誘電体 の側面への水素の拡散を減らし、そして好ましくは消去 するために、コンデンサの側面に拡散障壁(ISDB) が好ましくは形成され、そして好ましくは、それを通っ て水素が容易には拡散しない材料で構成される。更に、 ISDBはコンデンサスタックのどの部分とも悪影響を 及ぼすように反応すべきではない。水素がコンデンサ誘 電体の中に拡散すると、コンデンサ誘電体の電気的特性 が劣化し、その結果、漏れの増加、スイッチング分極の 減少のような性能の劣化が生じる。コンデンサ誘電体を 保護するために、そのまわりに障壁を形成して、水素が コンデンサ誘電体の中に拡散できないようにするべきで

【0095】コンデンサは、厚さが異なる、そして多分 厚さが変化する複数の材料(すなわち、ISDB、CB DB、およびCTDB) によって保護すべきであるが、 コンデンサ全体の保護は「コンデンサ水素熱バジェッ ト」で特徴付けることはできる。この熱バジェットが重 大なコンデンサ特性をあまり劣化させないように、「コ ンデンサ水素熱バジェット」が設定される。したがっ て、コンデンサ熱バジェットがプロセス水素熱バジェッ トより大きいことが好ましく、そうでないとデバイスの 劣化が生じる。一般に、コンデンサ全体の水素熱バジェ ットは、与えられた温度で貧弱な水素障壁材料となる材 料によって制御される。更に、障壁の特性は、強誘電体 材料またはその成分との反応性により、または種々のエ ッチングプロセスからの損傷/汚染により、劣化するこ とがあり得る。一般に、プロセス全体の水素熱バジェッ トを満足するように要求される障壁材料の型毎に「臨界

厚さ」と呼ばれる最小の厚さがある。障壁層の材料を臨界厚さより薄くしたとき、孔またはギャップがない状態で水素障壁の障害が起こり得る。したがって、構造およびプロセスを制御して、薄いスポットがプロセスの範囲全体にわたって形成されないように、そして代表的な、または標準のプロセス条件のもとで生じないようにすることが重要である。

【0096】図5から11に示される本発明の実施例は本発明の異なる拡散障壁およびコンデンサのレイアウトを示す。図および本発明の説明のこの部分を通して、いくつかの略号が使用される。略号は表3に説明されている。表3には、これらの構造の各々に対する好適材料と、好適材料の代わりに、または好適材料とともに使用することができる。他の材料も列挙してある。

【0097】一般に使用される可能な一つの側壁障壁材 料は窒化シリコンである。この障壁材料の一つの問題は 堆積プロセスは通常、水素を使用するということであ る。たとえば、窒化シリコンの堆積はシランおよび窒素 ガス源(通常、N2またはNH3)を使用して形成され る。この組合わせの結果、シリコンから窒素への結合、 シリコンから水素への結合、および水素から窒素への結 合をそなえた膜が得られる。シリコンから窒素への結 合、および水素から窒素への結合は本発明で使用される 処理温度でかなり安定である。しかし、後続の処理の温 度のいくつかでは、シリコンから水素への結合は安定で ない。したがって、後続の高温ステップの間、窒化シリ コン膜は水素源として作用し得る。水素の損失を最小に するための一つの方法は、Nzに富んだガス混合物、好 ましくはガス比が1/100より小さいSiH4/N2、 より好ましくはガス比が1/500より小さいSiH4 /N2とともにシランおよびN2を使用してPECVDに よりSi3N4を堆積することである。もう一つの可能 な、水素のないCVD堆積プロセスは、1/50より小 さい好適ガス比、より好ましくは1/200より小さい ガス比のSiCl4+N2を使用するPECVDである。 もう一つの可能性は、SiターゲットおよびAr+Nz ガス混合物を使用し、好ましくは、パルス状DC電源を 使用するSi3N4のスパッタ堆積である。しかし、この アプローチは、CVDアプローチがそなえている利点の いくつかをそなえていない。

[0098]

【表3】

表 3

DA EL	28 UB	47 74 ++ isi	/ h. date who date Aut
略号 BE	説明	好適材料	代替実施例
36	下電極	Ir	貴金属 (Pt,Ir,Rh,Ru,Pd,Au,Ag)のよ
		1	うな酸素安定な誘電性材料、または
		İ	導電性酸化物 (IrO _x , RuO _x ,
			PtRuOx, PtIrOx, RhOx, PdOx,
			PtO,, AgO,, LaNiO,, LaSrCoO,,
			SrRuO ₃)
CBDB	導電下電極	Tialn	TiN, TiAIN, TiSiN, TaSiN, CrN, HfN,
	拡散障壁	l	ZrN,WN,TaN,TaAIN,CrAIN のよう
			な導電性耐火窒化物
CCDB	導電コンタクト	TiAlN	Tin, Tialn, Tisin, Tasin, Crn, Hfn,
	拡散障壁		ZrN,WN,TaN,TaAlN,CrAlN のよう
			な導電性耐火窒化物
CTDB	導電上電極	TiN	TiN, TiAIN, TiSiN, TaSiN, CrN, HfN,
	拡散障壁		ZrN,WN,TaN,TaAIN,CrAIN のよう
	334		な導電性耐火窒化物
CVDB	導電ビア	TiN	Tin, Tialn, Tisin, Tasin, Crn, Hfn.
	拡散障壁		ZrN,WN,TaN,TaAlN,CrAlN のよう
_	7/.05 (2.1)		な導電性耐火窒化物
Ferro	強誘電体	Pb(Zr,Ti)	Ba _{1-x} Sr _x TiO ₃ (x=0 から 1),
•	または高誘	O ₃	BaZrO ₃ , TiO ₂ , ZrO ₂ , HfO ₂ のような
	電率材料		高誘電率材料、ドセックされた PZT の
		-	ような強誘電体、SrBi ₂ (Ta, Nb) ₂ O ₉ ,
			Bi ₄ Ti ₃ O ₁₂ , KNbO ₃ のような層状
IBDB	*A *3. T *+ #4.		Perovskite
פתפי	絶縁下拡散		低 H 拡散酸化物 (AIO,, BO,)
TODO	障壁 *# #3*	410	低 H 拡散窒化物 (AlN, BN, Si ₃ N ₄)
ISDB	絶縁コンデンサ	AlO,	低 H 拡散酸化物 (AlO ₂ , BO ₂)
	側壁拡散障		低 H 拡散窒化物 (AlN, BN, Si ₃ N ₄)
mic	壁	7.0	
TE	上電極	IrO,	貴金属 (Pt,Ir,Rh,Ru,Pd,Au,Ag)のよ
			うな酸素安定な導電性材料、または
			導電性酸化物 (IrO _x , RuO _x ,
			PtRuO, PtIrO, RhO, PdO,
		ļ	PtO _x , AgO _x , LaNiO ₃ , LaSrCoO ₃ ,
			SrRuO ₃)

【0099】米国特許出願第xx/xxx, xxx号 (TI-29969) に説明されているように、コンデ ンサの上電極上にハードマスク312 (図4a) が形成 される。好ましくは、コンデンサスタックのエッチング 前は、ハードマスクは複数の層で構成される。コンデン サスタックのパターン形成とエッチング後は、ハードマ スク312はより少数の層で構成される。好適実施例で は、ハードマスクはもとは3層で構成される。すなわ ち、TiAlN層の上にあるTiAlOx層の上にTi AlN層が設けられる。しかし、コンデンサスタックの エッチングステップ(ステップ214)後は、好ましく は、TiAlN層またはそれと同等のものだけが、そし て多分TiAlOx層の一部またはそれと同等のものが 残る。この残っている層(一つまたは複数)は図ではC TDB層と表されている。そしてCTDB層が上電極全 体の上に配置され、それを通して水素が容易に拡散しな い材料でCTDB層が構成される限り、コンデンサ構造 の上にISDB層を形成する必要はない(すなわち、使 用するにしても、ISDB層は側壁にありさえすればよ い)。このより複雑なハードマスク構造の一つの利点

は、コンデンサのエッチング後に、上電極の厚さがずっと一様であるということである。より簡単なハードマスクのアプローチの一つの問題は、比較的傾斜の浅いコンデンサのへりでCTDB層がずっと薄くなるということである。その結果、エッチ液に接触した後、またはエッチバックプロセスが行われた後、ISDB層またはCTDB層が薄くなるか、または無くなる。これは水素拡散に対する経路を提供する。TiAINが使用される場合には、Ti対AIの好適な比は約50/50から約70/30の範囲にある。CTDBに対するTiAINの代わりに、窒化チタンまたは表3に示される他の代替材料のどれでも使用することができる。

【0100】ISDB層は好ましくは、材料の異なる複数の層で構成される。コンデンサ誘電体の側面と接触しているISDB層の層402は好ましくは、コンデンサ誘電体と反応しない材料で形成されるべきである。したがって、PZTがコンデンサ誘電体として使用される場合には、層402は好ましくは酸化アルミニウムで構成される。層402は表3に代替実施例として列挙された50 材料のどれから製造してもよい。好ましくは、層402

は「臨界厚さ」より厚い。層402の厚さは好ましくは 約10から40nm、より好ましくは約10から25n m、最も好ましくは約15から17nmである。層40 2は、RFスパッタリングまたはパルス状DCスパッタ リングのようなスパッタリング手法を使用して、もしく はCVDにより、形成される。好適なプロセスはCVD またはPECVDである。ただし、このようなプロセス がスパッタ堆積に比べて、ISDB材料のよりよいステ ップカバレージを与える場合に限る。層402をRFス パッタリングにより形成したとき、プロセス堆積条件 は、電源電力約1kWで、周囲圧力が約1から2mTo r r である。層402を形成するための本発明の方法で 実現される利点には、酸素を含むプラズマを使用して層 402の堆積を助けることが含まれる。A10xがかな りゆっくりと堆積するという事実により、酸素プラズマ はPZT層の側壁と相互に作用することができる。これ は、PZT層の損傷のいくぶんかを「修理」し、PZT 層からの残留物のいくぶんかを洗浄する。コンデンサ構 造はコンデンサスタックのエッチング (ステップ21 4)の後に、酸素を含むプラズマを受けてもよく、この 同じ効果が得られる。

【0101】ISDBは、図に示される層404および406のような付加的な層で構成してもよい。好ましくは、絶縁層は層402の上に形成されるが、必ずしも層402と接触しない。層402は、ピア432を形成するために層408を通って開くピアを形成することとは重要である。というのは、コンデンサの側壁が傾対しており、そしてピアのエッチングがコンデンサスタックに対して少しずれている場合には、好ましくは層406であるエッチストップ層が、エッチングプロセスによって生じた損傷を軽減したり消去するからである。したがって、層406は好ましくは、充分に厚い、好ましくは約10から70nm、より好ましくは約30nmの窒化シリコンの層で構成され、有効なエッチストップ層として作用する。

【0102】上ビアがコンデンサに対してずれているときにコンタクトがコンデンサを短絡させないようにするためにもISDBは重要である。上ビアがコンデンサに対してずれていれば、ビア金属は上電極の他に下電極にも接触する。側壁拡散障壁はコンデンサ側面で強誘電体および上電極をおおうだけでなく、ビア金属が下電極に接触することも防止することができる。コンデンサの側壁の傾斜が比較的急峻である場合には、側壁の垂直厚さはその投影された厚さよりずっと厚い。上ビアのエッチングまたはエッチバックアプローチで上表面で側壁を通してエッチングすると、平らに近い領域からISDBを除去した後にコンデンサ側壁にISDBが残ることになる。

【01-03】コンデンサが下にあるコンタクトより上で 50

ずれており、上コンタクトが下にあるコンタクトとそろ っているときは、コンデンサの側面がISDBによって 保護されても、余りに薄いISDBにより上ビアが下に あるコンタクトに直接接続してしまう。解決策は、最悪 の場合のミスアライメント (通常3シグマ) でも上ビア が下にあるコンタクトに接続接続されないように充分な 厚さをそなえるようにISDBを形成することである。 【0104】側壁層を所望の厚さとするために、いくつ かの異なるプロセスアプローチがある。第一のアプロー チは種々の層402、404、および406の一つ以上 の層の厚さを大きくすることである。このアプローチの 一つの欠点は、ISDBの誘電率は層間誘電体層に比べ て大きいので、非エッチバックアプローチのISDB層 がより厚くなると、寄生キャパシタンスが大きくなると いうことである。エッチバックアプローチでは、ISD Bがコンデンサの側壁にだけ残るので、この寄生キャパ シタンスの増大は避けられる。

【0105】一つの好適アプローチでは、好ましくは厚さが約60nmの厚いAlOx層を堆積した後、好ましくは水素の無いエッチングプロセスを使用してAlOx層のエッチバックを行い、その結果、側壁に約30-40nmの層が得られる。厚さはコンデンサの側壁の傾斜、エッチングプロセス、および堆積プロセスのステップカバレージによって左右される。異なる上ビアのエッチング高さを許容するための上ビアエッチストップとして、薄い、好ましくは約20nmのSi3N4層がAlOx層とコンデンサスタックの上に堆積される。上ビアのエッチングプロセスがこのエッチストップを必要としない場合には、これを含める必要はない。

0 【0106】第二の好適アプローチでは、好ましくは厚さが約15nmの薄いAlOx層を堆積した後、好ましくは厚さが約45nmのより厚いAlN層を堆積する。次に、AlN、そして多分AlOxをエッチバックし、その結果、側壁に厚さが約30-40nmの層が形成される。異なる上電極のエッチング高さを許容するためのビアエッチストップとして、薄い、好ましくは約20nm厚のSi3N4層が上に堆積される。上ビアのエッチングプロセスがこのエッチストップを必要としない場合には、これを含める必要はない。

【0107】第三の好適アプローチでは、好ましくは厚さが約15 n mの薄いA10x 層を堆積した後、好ましくは厚さが約45 n mのより厚いSi $_3$ N $_4$ 層を堆積する。次に、Si $_3$ N $_4$ 、そして多分A10x をエッチバックし、その結果、側壁に厚さが約30-40 n mの層が形成される。異なる上電極のエッチング高さを許容するためのピアエッチストップとして、薄い、好ましくは約20 n m厚のSi $_3$ N $_4$ 層が上に堆積される。上ピアのエッチングプロセスがこのエッチストップを必要としない場合には、これを含める必要はない。

【0108】本発明の一側面によれば、薄いSi3N4の

堆積とエッチバック、および後続のSi3N4エッチスト ップ層の堆積はすべて同じ室内、または一緒にクラスタ ーされた一連の室内で行われる。代替案では、堆積とエ ッチバックの組合わせプロセスを使用して、コンデンサ の側壁にだけSi3N4を堆積した後、同じプロセス室で ウェーハ全体の上に薄いSi3N4を堆積する。

【0109】好ましくは、前に説明したように、より少 数のシリコンー水素結合が形成されるように窒化シリコ ン層406が形成される。この層からの水素の拡散がコ ンデンサの性能に悪影響を及ぼすことがあるからであ る。換言すれば、半導体チップ上に構造の残りを製造す るために必要とされる、より高温のプロセスステップの 間、堆積によって層に含まれる水素の量が同じままにな るように、窒化シリコン層406が好ましくは製造され る。目標は、後続の熱プロセスの間、Si3N4からの水 素の損失を防止することにより、水素の損失で高誘電率 層、すなわち、この例ではPZTの水素劣化が生じる可 能性を減らすか、または消去することである。

【0110】層402が有効な水素障壁であるとともに 他の要素に対する障壁であり、層406が有効なエッチ ストップ層であり、そしてそれが望まれる場合には、層 404を形成する必要はない。層404が形成される場 合には、これは好ましくは窒化アルミニウムで構成され る。好ましくは、層404は有効な水素障壁として作用 するように充分に厚く、好ましくは厚さが約10から7 5 n m で、より好ましくは厚さが約30 n m である。層 404は、RFスパッタリングまたはパルス状DCスパ ッタリングのようなスパッタリング手法を使用して、も しくはCVDにより、製造される。層404を形成する ためのプロセス条件は好ましくは、層402を形成する ためのプロセス条件に類似している。層404を使用し て側壁拡散障壁を厚くすることができ、したがって、コ ンタクトエッチングがコンデンサを短絡しないようにす ることを助ける。

【0111】図5-11の上電極309は単一の層(好 ましくは、「「または」「〇x)で構成してもよく、あ るいは上電極309は図1の層128および130もし くは図3a-3cおよび4a-4dの層308および3 10のような材料のスタックで構成してもよい。更に、 上電極は、従来の手法を使用して、または図1の層12 8 および 1 3 0 もしくは図3 a - 3 c および 4 a - 4 d の層308および310を形成するために使用されるよ うな本発明の方法を使用して、製造してもよい。

【0112】ビアライナー層430はTi、TiN、T a、TaN、Ti/TiN、またはTa/TaNのよう な標準材料で構成してもよく、表3に示されているよう な本発明の障壁層から製造することもできる。たとえ ば、ライナー層430はTiAIN、または表3に示さ れている他の任意の導電障壁材料で構成することができ

とえば、銅は、後続の熱処理の間に自己不活性化障壁を 形成するマグネシウムのような要素をドーピングするこ とができる。

【0113】図5に示されるような本発明の実施例で は、層312が上電極309をおおうので、ISDBは コンデンサスタックの側壁にだけ形成される。図5は垂 直な側面をそなえた理想的なコンデンサスタックを示 す。ISDBは好ましくは、(図6に示されるように) コンデンサ構造とレベル間誘電体層112の全体の上に 10 位置するように形成される。次に、ISDBが異方性エ ッチバックされることにより、コンデンサスタックの上 にあるISDBの部分、およびコンデンサスタックの隣 に位置しない誘電体層の部分が除去される。図5のIS DBの上のへりが丸くなることが(図1に示されるゲー ト側壁の場合のように)あり得る。この異方性エッチン グに対して標準のどのエッチングを使用してもよいが、 上記のような、そして表2のエッチングが好適である。 図5-8のコンデンサ構造は「プレーナ」コンデンサ構 造と呼ばれる。

【0114】図6のコンデンサ構造は図5のコンデンサ 構造に類似しているが、図6のコンデンサに対しては I SDBの異方性エッチングは行われない。したがって、 ビアが形成されるところを除いてコンデンサスタックの 上で、そしてレベル間誘電体層112の上で、ISDB はそのまま残る。図7に示すようにCTDBが形成され ないか、または有効な水素または他の拡散材料の障壁と なるにはCTDBが薄過ぎるコンデンサについては、こ の型の構造は好ましい。ビアの開口は好ましくは、前に 説明され、図4a-4dに示される本発明の実施例を使 用して形成される。

【0115】図8のコンデンサ構造は図6のコンデンサ 構造に類似しているが、相違点はコンタクトの中に形成 される導電性の障壁領域706(CCDB)と、下電極 304と誘電体層112との間またはCBDB302と 誘電体層112との間に形成される絶縁拡散障壁702 (IBDB) とが追加されたことである。好ましくは、 CCDB706はCBDB302と同じ材料で構成され るか、またはCCDB706は金属に対する好適な拡散 障壁材料が良好な水素拡散障壁である場合には、それで 構成される。しかし、CBDB302とCCDB706 は同じ材料で形成される必要はない。窒化チタンは好ま しくはWまたはAIビア金属に対するCCDB706を 製造するために使用され、Cuビア金属に対してはTa N (TaN、TazN、またはTaNz)が好ましいが、 表3に列挙された他の材料を使用してもよい。CCDB 706は好ましくは、СВ D B 302を形成するために 使用されるのと同じ処理条件を使用して製造される。し かし、CCDB706を形成するために、ビアの中に残 された、またはビアの中に形成されるボイドを完全に充 る。ピアライナーが必要とされないこともあり得る。た 50 たすのに充分な厚さの材料層が堆積される。次に、ブラ

ンケットエッチバックまたはCMPのような平坦化ステップが好ましくは遂行されて、層112の上に形成された材料の部分が除去される。このプロセスは好ましくは、シングルピアプロセスを使用して遂行されるが、デュアルダマスカスも使用することもできる。好ましくは、CCDB706はIBDB702の後に形成される。IBDB702は、コンタクト孔をエッチングする前に層112の上にIBDB材料の層を堆積することにより形成される。次に、堆積された材料と層112がエッチングされて、コンタクト孔が形成される。IBDB702は好ましくは、5から50nmの厚さのオーダで、酸化アルミウム、または表3に示された他の材料で構成される。この実施例の利点は、コンデンサスタックが拡散障壁によって完全に封止されるということである。

【0116】上ビアはその代わりに、Ta/TaNまたはTi/TiN拡散障壁をそなえた銅で構成されるダマスカス金属層であることも可能である。この可能性は他の好適実施例を限定しない。前に説明したプロセスの問題は同様であるからである。

【0117】図9-11の実施例は、コンデンサ誘電体 306に対して高誘電率(高K)材料を使用して製造さ れたFeRAMコンデンサまたはDRAMコンデンサに 対する三次元コンデンサ構造を示す。これらの実施例の 利点は、コンデンサがCCDB706、IBDB70 2、ISDB、ライナー430、CBDB302、およ びСТDВ312によって完全に封止される。図9のコ ンデンサ構造は好ましくは、まずコンタクト構造および 拡散障壁IBDBとCCDBを形成した後、下電極30 4を形成することにより製造される。下電極304は好 30 ましくは、Pt、Ir、IrOx、またはこの三つのス タックのような材料の層を堆積した後、その層のパター ン形成とエッチングを行うことにより下電極構造を形成 することにより、形成される。好ましくは、係属米国特 許出願第xx/xxx, xxx号(TI-29966) に説明されているように、コンデンサ誘電体材料、上電 極材料、およびハードマスク材料が堆積された後、エッ*

*チングされる。次に、ISDB層が形成され、そして多分異方性エッチングされて、構造の残りの部分とともに 側壁を形成する。

【0118】図10および11の実施例は少し異なった 風に形成される。これらの実施例は、誘電体層1002 の中に形成された開口の下と側面、溝または孔と適合す るようにCBDB302、下電極304、コンデンサ誘 電体306、および上電極309を形成する能力を必要 とする。開口は好ましくは、円、正方形、長方形、また はこれらのいずれかの隅を丸めたバージョンである横断 形状をそなえている。誘電体層1002は好ましくは、 層112および408に類似した材料で構成され、同様 に形成される。コンタクト114と層112が形成され た後、層1002がIBDB702とともに形成され る。次に、これらの層の両方を通って開口がエッチング され、CBDB302と下電極304が開口の側面およ び下と合うように形成される。好ましくは、次に、研磨 動作が行われて、層702の上にある層302および3 04の部分が除去される。しかし、代替実施例では、こ れらの二つの層はコンデンサ誘電体層306、上電極3 09、および導電性拡散障壁312とともにパターン形 成およびエッチングされる。次に、コンデンサ誘電体層 306、上電極309、および導電性拡散障壁312 は、前記の手法を使用して、堆積、パターン形成、およ びエッチングされる。ISDB層(一つまたは複数)が 形成され、そして異方性エッチバックにより図10の側 壁を形成するか、または図9に示すように(ビア孔の形 成以外は)変更されないままとされる。

【0119】本発明の特定の実施例を説明したが、これらは発明の範囲を限定するものと考えるべきではない。明細書に開示された方法に照らして当業者は本発明の多数の実施例を考えつき得る。発明の範囲を限定するのは特許請求の範囲だけである。

【0120】関連米国特許/特許出願に対する相互参照本発明と同じ譲受け人に譲渡された下記の米国特許/特許出願はここに引用することにより本明細書の一部として組み入れる。

特許番号/追番	出願日	TIケース番号
60/171, 159	12/22/1999	TI - 29966
60/171, 754	12/22/1999	TI-29968
60/171, 794	12/22/1999	T I - 2 9 9 6 9
60/171, 755	12/22/1999	T I - 2 9 9 7 2
60/171, 772	12/22/1999	TI - 30077
60/171, 800	12/22/1999	T I - 2 9 9 7 0
09/392, 988	09/09/1999	TI-26586
09/105, 738	06/26/1998	TI-25297
09/238, 211	01/27/1999	TI - 26778

【0121】以上の説明に関して更に以下の項を開示す る。 えた下電極と、上表面と側面とをそなえ、前記下電極の 前記上表面の上に配置されたコンデンサ誘電体であっ

(1) コンデンサ構造であって、側面と上表面とをそな 50 て、水素により劣化する電気的特性をそなえるコンデン

サ誘電体と、上表面と側面とをそなえ、前記コンデンサ 誘電体の上に配置された上電極と、前記コンデンサ誘電 体の前記側面の上に配置された窒化シリコン層と、前記 コンデンサ誘電体の前記側面と前記窒化シリコン層との 間に配置された酸化アルミニウム層とを具備するコンデ ンサ構造。

【0122】(2)第1項記載のコンデンサ構造であって、前記コンデンサ誘電体がPZTを含む、コンデンサ構造。

(3) 第1項記載のコンデンサ構造であって、前記上電 10極がイリジウム、酸化イリジウム、またはそれらのスタックの任意の組合わせを含む、コンデンサ構造。

【0123】(4)第1項記載のコンデンサ構造であって、前記下電極がイリジウム、酸化イリジウム、またはそれらのスタックの任意の組合わせを含む、コンデンサ構造。

【0124】(5)第1項記載のコンデンサ構造であって、前記酸化アルミニウム層が前記下電極の前記側面と、前記上電極の前記側面と、前記コンデンサ誘電体の前記側面の上に配置された、コンデンサ構造。

【0125】(6)第1項記載のコンデンサ構造であって、前記酸化アルミニウム層が前記下電極の前記側面と、前記上電極の前記側面と、前記コンデンサ誘電体の前記側面と接触して配置された、コンデンサ構造。

【0126】(7)第1項記載のコンデンサ構造であって、前記酸化アルミニウム層が前記上電極の前記上表面の上に配置された、コンデンサ構造。

【0127】(8) 第1項記載のコンデンサ構造であって、前記酸化アルミニウム層と前記窒化シリコン層との間に配置された第一の層も更に含まれ、前記第一の層は 30 BOx、AIN、BN、またはそれらのスタックの任意の組合わせを含む、コンデンサ構造。

【0128】(9)本発明の一実施例はコンデンサ構造(図1の125)であって、側面と上表面とをそなえた下電極(図1の124)と、上表面と側面とをそなえ、前記下電極の前記上表面の上に配置されたコンデンサ誘電体であって、水素により劣化する電気的特性をそなえるコンデンサ誘電体(図1の126)と、上表面と側面とをそなえ、前記コンデンサ誘電体の上に配置された上電極(図1の128および130)と、前記コンデンサ 40誘電体の前記側面の上に配置された窒化シリコン層(図1の120)と、前記コンデンサ誘電体の前記側面と前記窒化シリコン層との間に配置された酸化アルミニウム層(図1の118)とを具備するコンデンサ構造である。

【図面の簡単な説明】

【図1】本発明の一実施例の方法を使用して製造される、部分的に製造されたデバイスの横断面図である。 【図2】本発明の一実施例のプロセスフローを示すフロ

【図2】 4年明の一美施例のプロセスプローを示すプリー図である。

【図3a】図2に示された本発明の一実施例の方法を使用して製造される、部分的に製造された強誘電体メモリデバイスの横断面図であって、図2のステップ202等に対応する図。

【図3b】図2に示された本発明の一実施例の方法を使用して製造される、部分的に製造された強誘電体メモリデバイスの横断面図であって、図2のステップ208等に対応する図。

【図3c】図2に示された本発明の一実施例の方法を使用して製造される、部分的に製造された強誘電体メモリデバイスの横断面図であって、図2のステップ218等に対応する図。

【図4a】本発明の一実施例の方法を使用して製造される、部分的に製造されたFeRAMデバイスの横断図であり、レベル間誘電体層408の形成等を示す図。

【図4b】本発明の一実施例の方法を使用して製造される、部分的に製造されたFeRAMデバイスの横断図であり、BARC層410の形成等を示す図。

【図4c】本発明の一実施例の方法を使用して製造される、部分的に製造されたFeRAMデバイスの横断図であり、BARC層410の除去等を示す図。

【図4d】本発明の一実施例の方法を使用して製造される、部分的に製造されたFeRAMデバイスの横断図であり、導電性の相互接続を示す図である。

【図5】本発明の一実施例を使用して形成される、部分的に製造された本発明の実施例のコンデンサの横断面図である。

【図6】本発明の一実施例を使用して形成される、部分的に製造された本発明の実施例のコンデンサの横断面図である。

【図7】本発明の一実施例を使用して形成される、部分的に製造された本発明の実施例のコンデンサの横断面図である。

【図8】本発明の一実施例を使用して形成される、部分的に製造された本発明の実施例のコンデンサの横断面図である。

【図9】本発明の一実施例を使用して形成される、部分的に製造された本発明の実施例のコンデンサの横断面図である。

60 【図10】本発明の一実施例を使用して形成される、部分的に製造された本発明の実施例のコンデンサの横断面図である。

【図11】本発明の一実施例を使用して形成される、部分的に製造された本発明の実施例のコンデンサの横断面図である。

【符号の説明】

118 側壁拡散障壁

120 側壁拡散障壁

124 下電極材料

50 125 コンデンサ

126 コンデンサ誘電体層

128 上電極

130 上電極

304 下電極材料

306 コンデンサ誘電体層


308 上電極

310 上電極


3 1 4 側壁拡散障壁

316 側壁拡散障壁


[図1]




[図2]




【図5】




【図3a】



1





フロントページの続き

- (72)発明者 スチーブン アール、ギルバート アメリカ合衆国 カリフォルニア、サンフ ランシスコ、フレドリック ストリート 166、ナンバー 33
- (72)発明者 ルイジ コロンボ アメリカ合衆国 テキサス、ダラス、イエ ロー ロック トレイル 6144
- (72)発明者 セオドアー エス、モイズ アメリカ合衆国 カリフォルニア、ロスア ルトス、アーサー コート 1200

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

